שמו של K8L נחשף- Altair מידע חדש בעמ4 ו9 !

[omrij]

אם FSB לא היה מהווה צוואר בקבוק אז איפה ההתרוממות בביצועים? בעצם עזוב... לקרוא ל-kentsfield מעבד קוואד זה ממש בדיחה! או יותר נכון "מעבד קוואד לטמבלים" לקחו שני ליבות קונרו והדביקו בדבק 3 שניות.

בקשר ל-AMD אני לא רואה בעיה במחירות שלהם, הם עובדים בצורה חכמה יותר לא עושים רעש וצילצולים כמו אינטל מתכננים בשקט, ולבנתיים סגרו עיסקת ענק עם דל אשר תאפשר להם להתפטר מכל המלאי של K8.

זה ברור שהקנטספילד הוא שלב ביניים(ועדיין עדיף על הפתרון ביניים של 4X4-AMD)

כשיצא המרובע ליבות של AMD לאינטל יהיה את הYorkfield

[urib]

מייסדת ההייפר טרנספורט בוא נראה המפפ AMD כן וגם Alliance Semiconductor, Apple Computer, Broadcom Corporation, Cisco Systems, NVIDIA, PMC-Sierra, Sun Microsystems, and Transmeta...

nVIDIA השתמשה בHTT לתקשורת בין הגשרים עוד בNF/NF2, סיסקו השתמשה באפיק ליצירת קלאסטרים של שרתים עוד ב98, יופי שיש להם דבר שנקרא HTT וAMD החליטו לעלות על הסוס, זה לא אומר שהמעבדים צורכים רבע ממה שהוא נותן. וזה שהHTT הוא לא FSB, מצטער לבסר לך אבל הוא כן, FSB זה מושג מאוד כללי, אין שום קשר לתקן הספציפי של האפיק, אלא למטרה שלו.

וד"א הכנסת כרטיס למחשב לא מורידה מרוחב הפס שיש למעבד, אני באמת שלא יודע מאיפה הבאת את השטות הזאת, AGTL+ אפיק הchipset<->CPU שיש במעבדי אינטל כיום הוא מבודד, שום רכיב לא חולק איתו את האפיק הנ"ל.

AMD לא בלעה את ATI, דולר אחד לא עבר, האיחוד הזה יקח שנים, אין לAMD מספיק נכסים נזילים כדי לקנות את ATI, להעביר כלכך הרבה אופציות ומניות יקח להם שנים.

OK הגיע הזמן לעשות סדר בדברים...

1. ארכיטקטורת HT היא פתוחה לכל דורש, אבל המייסדת הראשונה שלה היא AMD היא לא עלתה על שום סוס, היא פשוט עודדה את היתרון שטמון בה, לתוך ארכיטקטורת המעבדים שלה לעומת אינטל שעסוקה בהתרת הפלונטר שלה FSB, ורק אז לעבור ל-CSI התשובה ל-HT שלה.

4. Who are the Founding Members of the Consortium?

Advanced Micro Devices, Alliance Semiconductor, Apple Computer, Broadcom Corporation, Cisco Systems, NVIDIA,

PMC-Sierra, Sun Microsystems, and Transmeta.

קישור...

http://www.hypertransport.org/consortium/cons_faqs.cfm#4

2. צר לי לבשר לך הצ'יפ סט ממש לא מבודד מ-FSB רק PCI-X הוא יחסית עצמאי, וטוב שכך כי הוא הכרטיס מסך במחשב.

הבט בדיאגרמה המצורפת, והינה ציטוט עבורך...

Figure 1 shows a comparison of the two approaches, using a dual-processor desktop as the baseline. There are a number of other technologies shown in this diagram, but you can see how, on the AMD system, each Opteron processor has its own dedicated memory, and on the Intel system, each Xeon processor accesses the single pool of memory through a shared memory controller hub and front-side bus. That same FSB link, by the way, is also used for general I/O, not just for memory access. (Diagram source: AMD.)

3. ומה אומרים אנשי IT בעולם...

Direct Connect Architecture

In FSB based architecture such as INTEL's, the CPU, Memory and I/O share the bandwith of a uni-directional bus, just like many folks share one phone line in a conference call --- only one guy can talk in either direction. In AMD64 architecture (Opteron, Athlon 64, Turion 64, Sempron), there are separate dedicated connections between CPU and Memory, between CPU and I/O, between CPU and CPU, between CPU Core and CPU Core. In AMD64, there is no crosstalk, and everything is bi-directional--traffic goes both ways the same time.

From INTEL's roadmap, it's stuck with FSB architecture until at least 2009.

Conclusion

INTEL is 5 generations behind AMD, and there are other major areas that INTEL is lacking, such as IOMMU for fast DMA. To match AMD in 2 Core performance, INTEL will have to use very large cache size, which will negate its shrink to 65nm. At 4 Core and up level, Intel is simply hopless.

4. אחרון חביב AMD לא קנתה את ATI

http://www.ati.com/companyinfo/about/amd-ati.html

סתם משעמם להם הם רוצים לשחק דוקים.

[attachment deleted by admin]

[omrij]

OK הגיע הזמן לעשות סדר בדברים...

1. ארכיטקטורת HT היא פתוחה לכל דורש, אבל המייסדת הראשונה שלה היא AMD היא לא עלתה על שום סוס, היא פשוט עודדה את היתרון שטמון בה, לתוך ארכיטקטורת המעבדים שלה לעומת אינטל שעסוקה בהתרת הפלונטר שלה FSB, ורק אז לעבור ל-CSI התשובה ל-HT שלה.

4. Who are the Founding Members of the Consortium?

Advanced Micro Devices, Alliance Semiconductor, Apple Computer, Broadcom Corporation, Cisco Systems, NVIDIA,

PMC-Sierra, Sun Microsystems, and Transmeta.

קישור...

http://www.hypertransport.org/consortium/cons_faqs.cfm#4

מה הקשר ראשונה? זה מסודר לפי סדר השמות (A, אח"כ B ו C וכו'?

עדיין לא ענית לי, איך בבנצ'מארקים אין הבדל בין FSB בתדר 1333 לFSB בתדר 1066 בKENTSFIELD?

3. ומה אומרים אנשי IT בעולם...

Direct Connect Architecture

In FSB based architecture such as INTEL's, the CPU, Memory and I/O share the bandwith of a uni-directional bus, just like many folks share one phone line in a conference call --- only one guy can talk in either direction. In AMD64 architecture (Opteron, Athlon 64, Turion 64, Sempron), there are separate dedicated connections between CPU and Memory, between CPU and I/O, between CPU and CPU, between CPU Core and CPU Core. In AMD64, there is no crosstalk, and everything is bi-directional--traffic goes both ways the same time.

From INTEL's roadmap, it's stuck with FSB architecture until at least 2009.

Conclusion

INTEL is 5 generations behind AMD, and there are other major areas that INTEL is lacking, such as IOMMU for fast DMA. To match AMD in 2 Core performance, INTEL will have to use very large cache size, which will negate its shrink to 65nm. At 4 Core and up level, Intel is simply hopless.

4. אחרון חביב AMD לא קנתה את ATI

http://www.ati.com/companyinfo/about/amd-ati.html

סתם משעמם להם הם רוצים לשחק דוקים.

ולמה לעזאזל אתה ממשיך לצטט מהבלוג של האדם ההזוי הזה?

להזכירך, כל השטויות שהוא כתב על הקונרו לא ממש התגשמו

[urib]

מה הקשר ראשונה? זה מסודר לפי סדר השמות (A, אח"כ B ו C וכו'?

עדיין לא ענית לי, איך בבנצ'מארקים אין הבדל בין FSB בתדר 1333 לFSB בתדר 1066 בKENTSFIELD?

ולמה לעזאזל אתה ממשיך לצטט מהבלוג של האדם ההזוי הזה?

להזכירך, כל השטויות שהוא כתב על הקונרו לא ממש התגשמו

אין קשר ככה זה יצא, כתבתי שחברת AMD המייסדת הראשונה של הטכנולוגיה ללא התחשבות בסדר האותיות.

גם על זה כתבתי לך, אם זכור לי שאין התרוממות בביצועים בין שני התדרים של FSB בגלל שהליבות לא יודעות לתקשר בניהם ביעילות כמו cHT. זה היה צפוי לא אמרתי כבר כמה פעמים שיש לאינטל בעיה בתצורות שמעל ל-2P .

למה לא התגשמו... רק הליבות e6600' e6700 x6800 , מביסים את K8 הליבות e6300 e6400 מתקשות להביס ובחישובים מדעיים אפילו נכשלים, ופה מדובר על מעבד זקן 3-4 שנים לפחות

K8L+HT3+cHT+XBAR יפתחו פער של לפחות 40-60% על C2D .

[omrij]

אין קשר ככה זה יצא, כתבתי שחברת AMD המייסדת הראשונה של הטכנולוגיה ללא התחשבות בסדר האותיות.

היא אחת המייסדות, לא המייסדת הראשונה.

גם על זה כתבתי לך, אם זכור לי שאין התרוממות בביצועים בין שני התדרים של FSB בגלל שהליבות לא יודעות לתקשר בניהם ביעילות כמו cHT. זה היה צפוי לא אמרתי כבר כמה פעמים שיש לאינטל בעיה בתצורות שמעל ל-2P .

לא דיברתי על תצורות שמעל ל2P (בעיקר כי זה לא מעניין את רובנו)

אתה טוען שהבאס של אינטל הוא צוואר בקבוק כרגע

המבחנים של TOMSHARDWARE טוענים אחרת

KENTSFIELD נותן אותם ביצועים עם באס 1066/1333

וישנה התרוממות בביצועים בהחלט (כנראה לא קראת את הביקורת), זה מגיע ביישומים מסויימים ל100% שיפור

למה לא התגשמו... רק הליבות e6600' e6700 x6800 , מביסים את K8 הליבות e6300 e6400 מתקשות להביס ובחישובים מדעיים אפילו נכשלים, ופה מדובר על מעבד זקן 3-4 שנים לפחות

K8L+HT3+cHT+XBAR יפתחו פער של לפחות 40-60% על C2D .

CLOCK PER CLOCK הK8 מובס מול הC2D

(חוץ מבנצ'מארק סינטטי אחד)

ועד הK8L גם לאינטל יהיה את הYORKFIELD.

[אנונימוסי]

אתם טוחנים פה אבק.

[urib]

אתם טוחנים פה אבק.

צודק... בואו ניתן לאינטל להנות קצת נו... לאחר שלוש שנים מגיע להם לקטוף את הפרות, אבל... הפעם הם יקבלו בראש כל כך חזק

כי שוב הם עושים את אותם הטעויות, מדביקים ליבות בשיעור מלאכה כמו שעשו עם סדרת הפנטיום D , במקום ליצור מעבד קוואד אמיתי על אותו ה-DIE.

[omrij]

מה אתה לא מבין?

כשיצא מרובע ליבות של AMD יצא גם אחד "אמיתי" של אינטל

הKENTSFIELD הוא פתרון ביניים בדיוק כמו ה4X4

[urib]

מה אתה לא מבין?

כשיצא מרובע ליבות של AMD יצא גם אחד "אמיתי" של אינטל

הKENTSFIELD הוא פתרון ביניים בדיוק כמו ה4X4

כן... ואיך הליבות יתקשרו בניהם דרך מה FSB עוד פעם! גשר צפוני? גשר אלנבי...

[אנונימוסי]

צודק... בואו ניתן לאינטל להנות קצת נו... לאחר שלוש שנים מגיע להם לקטוף את הפרות, אבל... הפעם הם יקבלו בראש כל כך חזק

כי שוב הם עושים את אותם הטעויות, מדביקים ליבות בשיעור מלאכה כמו שעשו עם סדרת הפנטיום D , במקום ליצור מעבד קוואד אמיתי על אותו ה-DIE.

אם אתה נכנס לפרטים, אז נרחיב את הדיון עוד קצת.

לIntel יש בעיה ידועה עם זיכרון המטמון שלה, כלומר כל עוד הוא לא משותף בין כל הליבות, יש קפיצות מעמס (לא מצליחים לסדר את תזמוני שיתוף המידע).

לAMD לעומת זאת, אין את הבעיה המדוברת.

לכן, המקס' שיצירת "Quad Core אמיתי" יכול לספק לAMD, זה מבנה מצומצם ואולי (אבל רק אולי) טמפ' נמוכות יותר.

לIntel לעומת זאת, מדובר בקפיצת ביצועים עצומה (ראה 80% מההבדלי הביצועים בין Pentium D ל Core 2 Duo).

וגם ב"זמנים קשים" אלו, הKentsfield מציג בתאוריה יכולת פטונציאלית גבוהה יותר מכל תכנון עתידי של AMD.

ולמקרה ששכחת, ישנו דבר המכונה Yorkfield.

אז בוא נשב בשקט ונתן לכולם ליהנות מהספק.

[urib]

אם אתה נכנס לפרטים, אז נרחיב את הדיון עוד קצת.

לIntel יש בעיה ידועה עם זיכרון המטמון שלה, כלומר כל עוד הוא לא משותף בין כל הליבות, יש קפיצות מעמס (לא מצליחים לסדר את תזמוני שיתוף המידע).

לAMD לעומת זאת, אין את הבעיה המדוברת.

לכן, המקס' שיצירת "Quad Core אמיתי" יכול לספק לAMD, זה מבנה מצומצם ואולי (אבל רק אולי) טמפ' נמוכות יותר.

מה זה הקישקוש הזה? הם שינו שם הכל 128 bit prefatch, סט פקודות חדש LZCNT, תמיכה בהרחבת SSE4a, הגדלת ה-Branch, שליטה על המתח של כל ליבה באופן עצמאי, החלפת הקאש מ-SRAM ל- ZRAM ועוד בשפע...

נו... באמת בנאדם

לIntel לעומת זאת, מדובר בקפיצת ביצועים עצומה (ראה 80% מההבדלי הביצועים בין Pentium D ל Core 2 Duo).

וגם ב"זמנים קשים" אלו, הKentsfield מציג בתאוריה יכולת פטונציאלית גבוהה יותר מכל תכנון עתידי של AMD.

ולמקרה ששכחת, ישנו דבר המכונה Yorkfield.

Yorkfield לבנתיים על הנייר ומה כבר הם יחדשו שם? איך הגעת ל-80% עוד פעם סופר פאי?

אז בוא נשב בשקט ונתן לכולם ליהנות מהספק.

כן אבל יש אנשים שלא מבינים ומאמינים לכל מילה שלכם, אז לפחות מישהו צריך לחשוף את הצד השני של המטבע.

[אנונימוסי]

אם אתה נכנס לפרטים, אז נרחיב את הדיון עוד קצת.

לIntel יש בעיה ידועה עם זיכרון המטמון שלה, כלומר כל עוד הוא לא משותף בין כל הליבות, יש קפיצות מעמס (לא מצליחים לסדר את תזמוני שיתוף המידע).

לAMD לעומת זאת, אין את הבעיה המדוברת.

לכן, המקס' שיצירת "Quad Core אמיתי" יכול לספק לAMD, זה מבנה מצומצם ואולי (אבל רק אולי) טמפ' נמוכות יותר.

מה זה הקישקוש הזה? הם שינו שם הכל 128 bit prefatch, סט פקודות חדש LZCNT, תמיכה בהרחבת SSE4a, הגדלת ה-Branch, שליטה על המתח של כל ליבה באופן עצמאי, החלפת הקאש מ-SRAM ל- ZRAM ועוד בשפע...

נו... באמת בנאדם

לIntel לעומת זאת, מדובר בקפיצת ביצועים עצומה (ראה 80% מההבדלי הביצועים בין Pentium D ל Core 2 Duo).

וגם ב"זמנים קשים" אלו, הKentsfield מציג בתאוריה יכולת פטונציאלית גבוהה יותר מכל תכנון עתידי של AMD.

ולמקרה ששכחת, ישנו דבר המכונה Yorkfield.

Yorkfield לבנתיים על הנייר ומה כבר הם יחדשו שם? איך הגעת ל-80% עוד פעם סופר פאי?

אז בוא נשב בשקט ונתן לכולם ליהנות מהספק.

כן אבל יש אנשים שלא מבינים ומאמינים לכל מילה שלכם, אז לפחות מישהו צריך לחשוף את הצד השני של המטבע.

וואו ממש הכנסת לי, אתה מדבר מדבר מדבר... אך איפה בדיוק הגברת הביצועים?

ובקשר ל80%, התכוונתי שבמידה שיש X הפרשי ביצועים בין Core 2 Duo לPentium D, השינוי התצורת המטמון אחראי של 80% מתוך הX.

ולמעשה הפרשי הביצועים לא כל כך רחוקים משם, מדובר בעד 70% במגוון אפליקציות ו25% בתפעול כללי של המערכת.

והYorkfield זה Kentsfield שעבר שינוי תצורת מטמון (ראה שורה שניה של התגובה), וכמובן עם מספר שינויים סביבתיים וארכיטקטורים.

אני מציג עובדות, אתה מדבר על אמונה חזקה בAMD (אני לא ב"צד" של אף אחד).

[urib]

עומרי אין אפשרות להסתמך רק על קאש גדול כדי להשיג ביצועים זה טוב לסופר פאי, וגם יכול לגרום ל...http://www-static.cc.gatech.edu/classes/AY2005/cs3220_spring/deeper-pipe-notes.pdf

Similar to branch predictors, as the clock frequency increases and the cycle time decreases, the largest sized cache

that can be accessed in a single cycle also decreases. This in turn increases the miss rate of the cache, causing more

loads and stores to have to stall for a slow main memory access. For example, let us assume that at 3.08GHz, the cache

size must be reduced such that the miss rate increases from 2% up to 5%. The cache miss CPI penalty is now:

[אנונימוסי]

עומרי אין אפשרות להסתמך רק על קאש גדול כדי להשיג ביצועים זה טוב לסופר פאי, וגם יכול לגרום ל...http://www-static.cc.gatech.edu/classes/AY2005/cs3220_spring/deeper-pipe-notes.pdf

Similar to branch predictors, as the clock frequency increases and the cycle time decreases, the largest sized cache

that can be accessed in a single cycle also decreases. This in turn increases the miss rate of the cache, causing more

loads and stores to have to stall for a slow main memory access. For example, let us assume that at 3.08GHz, the cache

size must be reduced such that the miss rate increases from 2% up to 5%. The cache miss CPI penalty is now:

לא דיברתי על גודל מטמון.

לIntel יש בעיה ידועה עם זיכרון המטמון שלה, כלומר כל עוד הוא לא משותף בין כל הליבות, יש קפיצות מעמס (לא מצליחים לסדר את תזמוני שיתוף המידע).

לAMD לעומת זאת, אין את הבעיה המדוברת.

לכן, המקס' שיצירת "Quad Core אמיתי" יכול לספק לAMD, זה מבנה מצומצם ואולי (אבל רק אולי) טמפ' נמוכות יותר.

[omrij]

עומרי אין אפשרות להסתמך רק על קאש גדול כדי להשיג ביצועים זה טוב לסופר פאי, וגם יכול לגרום ל...http://www-static.cc.gatech.edu/classes/AY2005/cs3220_spring/deeper-pipe-notes.pdf

:

יש לי דז'ה וו

לפני כמה חודשים הבאת את המאמר הזה

כסיבה לכך שהקונרו הוא בלוף והביצועים שלו לא יהיו כמו הבנצ'מארקים שפורסמו.