וואווווווו לדעתך זה לא מעשי!

זהו השתכנעתי!

הרי אתה המהנדס הבכיר של אינטל!

חח... ;D כן הוא החליט שזה לא מעשי, הוא מבין יותר טוב מ-AMD.

bla7, יש להם cache משותף, אבל נא לדייק, רק הL2 משותף, לא הL1.

אני לא יודע אם זה אפשרי או לא.

מה שכן, ליישם את הדבר ששתי ליבות יתפקדו כאחת זה בטוח מאוד לא פשוט.

bla7, יש להם cache משותף, אבל נא לדייק, רק הL2 משותף, לא הL1.

אני לא יודע אם זה אפשרי או לא.

מה שכן, ליישם את הדבר ששתי ליבות יתפקדו כאחת זה בטוח מאוד לא פשוט.

תן לי לחדש לך, אני עובד עם תחנת עבודה של סאייטקס לשעבר(היום קודאק),

מבוססת aix של ibm, עם 4 מעבדים פיזית לא ליבות!

ברגע שהתוכנה עובדת על ת'רד 1, 4 המעבדים מחלקים בניהם את העבודה יחד,

ואם התוכנה מבצעת נניח 4 ת'רדים אזי כל מעבד לוקח ת'רד.

בקיצור הטכנולוגיה לא חדשה, כי התחנת עבודה אצלנו כבר חמש שנים, כנראה שאף חברת מעבדים לא ניצלה את היתרון הזה.

אם AMD תבצע את זה כמו שצריך, אני מאמין שאינטל יעתיקו את הטכנולוגיה הזאת,

כי על הנייר זה נראה מרשים, מה-גם שזה יפתור המון בעיות עם תוכנות שלא תומכות בריבו מעבדים.

בסדר, אבל זה שהתוכנית מתוכנתת לעבוד עם threadים.

עד כמה שאני יודע זה לא בא build in.

ושתי ליבות על אותו DIE, זה לא כמו 2 מעבדים על אותו לוח, יש הבדלים.

תן לי לחדש לך, אני עובד עם תחנת עבודה של סאייטקס לשעבר(היום קודאק),

מבוססת aix של ibm, עם 4 מעבדים פיזית לא ליבות!

ברגע שהתוכנה עובדת על ת'רד 1, 4 המעבדים מחלקים בניהם את העבודה יחד,

ואם התוכנה מבצעת נניח 4 ת'רדים אזי כל מעבד לוקח ת'רד.

בקיצור הטכנולוגיה לא חדשה, כי התחנת עבודה אצלנו כבר חמש שנים, כנראה שאף חברת מעבדים לא ניצלה את היתרון הזה.

אם AMD תבצע את זה כמו שצריך, אני מאמין שאינטל יעתיקו את הטכנולוגיה הזאת,

כי על הנייר זה נראה מרשים, מה-גם שזה יפתור המון בעיות עם תוכנות שלא תומכות בריבו מעבדים.

ומה יקרה אם תוכנות שתומכות בריבוי מעבדים? אתה לא חושב שכל שוק התוכנה ילך עם AMD לכוח עיבוד ענק על ת'רד אחד נכון?

בסדר, אבל זה שהתוכנית מתוכנתת לעבוד עם threadים.

עד כמה שאני יודע זה לא בא build in.

ושתי ליבות על אותו DIE, זה לא כמו 2 מעבדים על אותו לוח, יש הבדלים.

מיגבלה טכנולוגית, אם היום היו מפתחים את העמדה, אני כמעט בטוח שזה היה על מעבד בעל ארבע ליבות.

ממש לא

פרוסת הסיליקון היא בד"כ 200 או 300 מ"מ.

הטרנזיסטור הבודד במעבד הוא בגודל המצוין (90, 65, 45 ננו מטר)

אגב ננו מטר = מיליארדית המטר, או 1 לחלק למיליארד

תוקן, כמובן שזה לא מיליארדית המילימטר אלא מיליארדית המטר

לא מדוייק, הכוונה לגודל השער, הרכיב הבסיסי בטרנזיזטור.

הידעתם שכ-40 טרנזיסטורים נכנסים לרוחב של שערה בודדה אחת!! (רוחב! לא אורך!!)

וואווווווו לדעתך זה לא מעשי!

זהו השתכנעתי!

הרי אתה המהנדס הבכיר של אינטל!

מאוד בוגר.

כל הידיעה הזאת מקורה באיזה אתר צרפתי בבלוג של מישהו שלכאורה הדליף תוכניות של AMD.

הדבר לא אושר על ידי AMD או כל מקור אחר.

ולכן, אם אתה לא יכול לנהל דיון ברמה, עדיף לא להגיב.

תן לי לחדש לך, אני עובד עם תחנת עבודה של סאייטקס לשעבר(היום קודאק),

מבוססת aix של ibm, עם 4 מעבדים פיזית לא ליבות!

ברגע שהתוכנה עובדת על ת'רד 1, 4 המעבדים מחלקים בניהם את העבודה יחד,

ואם התוכנה מבצעת נניח 4 ת'רדים אזי כל מעבד לוקח ת'רד.

בקיצור הטכנולוגיה לא חדשה, כי התחנת עבודה אצלנו כבר חמש שנים, כנראה שאף חברת מעבדים לא ניצלה את היתרון הזה.

אם AMD תבצע את זה כמו שצריך, אני מאמין שאינטל יעתיקו את הטכנולוגיה הזאת,

כי על הנייר זה נראה מרשים, מה-גם שזה יפתור המון בעיות עם תוכנות שלא תומכות בריבו מעבדים.

אפשר לינק למשהו שמגבה את הטענה כי מערכת ההפעלה יודעת להפריד ת'רד אחד לארבעה?

אני לא מצאתי כלום.

לגבי המושג הזה של ליטוגרפיה, המספרים של 90nm, 65nm וכו' מתיחסים לאורך הגל של האור בו יוצרים את הליטוגרפיה - כלומר יצירת תמונת המעגל על מצע הסיליקון.

זה אור בתחום ה UV הגבוה. גודל הרכיבים נע סביב הערך המרכזי ויכול להיות קטן יותר או גדול מהערך המציין את אורך הגל.

לא נכון, זה מתייחס אך ורק לקווי המתאר הדקים ביותר שהליטוגרפיה מסוגלת ליצור.

כן לתהליך עדין יותר גלים א"מ באורך גל קצר יותר, אבל זה רק אם אתה משתמש בפוטוליטוגרפיה. יש לך גם כימוליטוגרפיה למשל שהמעגל נוצר ע"י חומצות, בתהליך הזה אתה יכול לקבל קווי מתאר עד סביבות ה500-400 ננו מטר.

לא נכון, זה מתייחס אך ורק לקווי המתאר הדקים ביותר שהליטוגרפיה מסוגלת ליצור.

כן לתהליך עדין יותר גלים א"מ באורך גל קצר יותר, אבל זה רק אם אתה משתמש בפוטוליטוגרפיה. יש לך גם כימוליטוגרפיה למשל שהמעגל נוצר ע"י חומצות, בתהליך הזה אתה יכול לקבל קווי מתאר עד סביבות ה500-400 ננו מטר.

קודם כל אנו מדברים רק על פוטו ליטוגרפיה. זה התהליך בו משתמשות Intel ו AMD ליצור כיום וכנראה גם בעתיד הנראה.

מסתבר שאורך הגל המשמש ליצור של ה 130nm,90nm וגם כנראה ל 65nm הוא 193nanometer ורק בעזרת שיטות אופטיות מתוחכמות מצליחים ליצור מרכיבים הקטנים יותר מאורך הגל.

מעבר לאורכי גל קצרים יותר כמו 157nano ופחות הנקרא EUV מתעכב בעיקר בגלל בעיות טכנולוגיות. אבל במקביל נשקלות שיטות חדשות ליצור באורך הגל הנוכחי כמו שימוש בנוזל שישמש כמתווך בין פרוסת הסיליקון והאור ( immersion lithography)

ולסיכום יש שני מושגים עיקריים בתהליך יצור של המעבדים:

- אורך הגל של האור המשמש לליטוגרפיה (העברת התבנית מהשקף למצע הסיליקון) שכיום הוא 193nano

- תהליך היצור עצמו נקרא 90nm, 65nm והוא כבר קצת מנותק מאורך גל האור שבשימוש עקב שיטות טכנולוגיות מתקדמות. אבל הוא גם לא ממש מתאר את גודל הרכיבים. הרכיבים עצמם יותר קטנים מהשם שמתאר אותם. לדוגמא ב 90nm גודל טרנזיסטור יכול להיות 50nm בלבד.

התקשיתי למצוא מקור אחד שמתאר בפירוט את התהליך, אבל מצאתי חלקים במקורות הבאים.

http://www.cpuplanet.com/features/article.php/30231_1499981_2

http://www.smartcomputing.com/editorial/article.asp?article=articles/archive/r0607/23r07/23r07.asp

http://www.infoworld.com/article/04/04/07/HNsmallchips_1.html

על מה בדיוק הלא? אתה כרגע הפרחת את הטענה שלך. :

בכל אופן יש לך יותר מידי שגיאות כדי לתקנם, תלמד את הנושא יותר לעומק ואל תקרא סתם מאמרים שלא קשורים אחד לשני.

ד"א אין טרנזיסטורים של 50n"m^2 כרגע גודל השער המינימאלי שלהם נסגר בסביבות ה30-25nm, מעבר לזאת יש כבר זליגה של האלקטורנים.

מאוד בוגר.

כל הידיעה הזאת מקורה באיזה אתר צרפתי בבלוג של מישהו שלכאורה הדליף תוכניות של AMD.

הדבר לא אושר על ידי AMD או כל מקור אחר.

ולכן, אם אתה לא יכול לנהל דיון ברמה, עדיף לא להגיב.

אפשר לינק למשהו שמגבה את הטענה כי מערכת ההפעלה יודעת להפריד ת'רד אחד לארבעה?

אני לא מצאתי כלום.

אדוני היקר, AMD כנראה הולכים להוציא את הפיצ'ר הזה (די בטוח האמת), וחשבת שאולי יהיה ניתן לבחור בביוס האם להפעיל או לבטל את זה ? אז אתה תהנה משתי העולמות של עבודה עם 2 מעבדים או לחילופין עבודה עם 2 ליבות למי שצריך את זה זה, שזה אף אחד מ 99% מהאנשים שנמצאים כאן, כן ! מה לעשות שעולם התוכנה עוד לא התבגר מספיק בשביל לנצל בצורה טובה פלטפרומה שיש בה יותר מליבה אחת ! וזה לא דבר של יום או יומיים, זה יקח זמן.

בנתיים AMD תוציא את הפיצ'ר הזה שיתן לך ביצועים ויתרונות אפילו טובים יותר משל 2 מעבדים במקביל מהסיבות הבאות:

1. מרחק קצר יותר בין המעבדים (ליבות) לבקר הזכרון !

2. צריכת חשמל נמוכה יותר בהרבה !

3. עלות נמוכה עוד יותר של המערכת בכלל.

בשורה התחתונה, אנחנו מדברים כאן על עוד דבר חכם מאד שאינטל לא חשבה עליו (וזה לא פעם ראשונה ש AMD עושה את זה לאינטל).

בקיצור, יהיה מעניין

הא?

1. אפשר לדעת בבקשה מאיפה אתה יודע שהם הולכים להוציא את ה "פיצ'ר" הזה?

2. חלונות XP עובדת נהדר עם 2 מעבדים.

3. הפעלת האמולציה הזו תקצר את המרחק בין המעבדים לבין בקר הזכרון? איך בדיוק אמולציה של מעבד אחד על ידי 2 מעבדים מקצרת מרחק בין המעבד לבין בקר הזכרון?

4. צריכת חשמל נמוכה יותר? בהרבה? אפשר גיבוי/הסבר?

5. עלויות נמוכות יותר של המערכת? מה, אתה תפעיל את ה "פי'צר" הזה והמעבד יחזיר לך פתאום כסף?

1. ממקורות שאני לא יכול לפרסם (עושה רושם שזה לא מפריע לאנשים להסתמך על המון מידע שאומרים על הקונרו, אבל כשמדובר ב AMD אז אתה חייב הוכחות חותכות :)

2. חלונות XP עובד נהדר עם 2 ליבות, וגם עם 2 מעבדים התכוונת, מהבחינה הזאת זה לא בעיה כי פה לא המגבלה, איפה תמיכה של תוכנות, ומשחקים ?

3.הפעלת האמולציה לא, שימוש ב 2 ליבות על אותו מעבד בתור מעבד אחד כן ! לעומת 2 מעבדים נפרדים שאת חלוקת העבודה מקבלים מבקר חיצוני.

4.תבדוק כמה חשמל צורך מעבד כפול ליבה אחד, וכמה חשמל צורכים 2 מעבדים בעלי ליבה בודדת, מאותה משפחה מאותה מהירות.

5. עלויות נמוכות כי אם אתה משווה את השימוש בפיצ'ר הזה כקניה של מעבד אחד כפול ליבה לעומת 2 מעבדים חדי ליבה, אז זה יוצא יותר זול, אל תיהיה חכמולוג בסדר ?