Intel Vs Amd

[Omri4u]

אוקי אינטל אומנם מספקות עם המעבדים שלהם מהירות שעון גבוהות

אבל ...

משהו בליבה לא פועל כמו שצריך הוכחה:

אתם יודעים שאינטל הוציאו את הסלרון ב1700 מגה הרץ עם

400 FSB

רק כדי להתחרות ב

Amd Duron 1300 Mega-Herz

כמובן שהסלרון לוקח את הדורון אבל לא ממש בהרבה

לכן זה עוד פעם מראה משהו על הליבה והנה עוד הוכחה:

Amd Athlon 2100+

מתחרה ב

INTEL P4 2000A

והאינטל עוקף אותו בקצת למרות המהירות שעון שלו שהיא:

2000 Mega-Herz

ושל ה

Amd היא רק

1733

והFsb של אינטל הוא 400 מגה הרץ

לעומת ה Fsb

של AMD שהוא 166 מגה הרץ או שנראה לי 266

אבל תראו מה קורה פה האינטל מוביל בקצת לאורך כל הדרך

זה שוב פעם מראה משהו על הליבה ועל האריכקטורה של המעבד

לפי דעתי אינטל צריכים להפסיק את הייצור של המעבדים שלהם (לא ממש להפסיק אבל להתרכז יותר בליבה החדשה) ולהתרכז בעיקר בכיצד לשפר את הליבה של המעבדים שלהם

ויש להם זמן עד שה Hammer יצא

ברגע שהפטיש יצא

Amd תוכל לעלות בקצב אדיר את מהירויות השעון

וככה היא תוכל להתחרות באינטל ואז יהיו לה מעבדים יותר מהירים בפחות כסף

ואני אומר לכם אם אינטל לא מתכוונת להוציא סדרת מעבדים עם ליבה חדשה ומתוקנת בקרוב

amd תאכל אותה

אשמח לקבל תגובות

[amiram]

אינטל עובדים על שיפורים ל P4. זה נקרא פרסקוט.

עקרונית הארכיטקטורה זהה חוץ מהתוספות של :

העברת ה EXECUTION UNIT ל 32 ביט (כרגע ב 16)

הוספת HYPERTHREADING

הגדלת ה L2 ל 1MB

הגדלת ה L1 (לא בטוח).

יש להניח שמעבד כזה יתחרה "בפטיש" ביישומי 32ביט באותה מהירות שעון, השאלה היא עד כמה מהר יצאו ישומי 64 ביט.

מה שעוצר את אינטל זה טכנולוגית ייצור, הם צריכים לרדת ל 0.09 כדי להכניס את זה בשטח סיליקון סביר.

ל P4 יש בעיה של 20 תחנות בצינור העיבוד שלו מה שאומר שכל פספוס בקריאה מה L1 עולה הרבה זמן, מוערך בכ- 100 מחזורי שעון.

קריאה מה L1 לוקחת בערך 3 מחזורי שעון.

ה L1 פוגע בערך 95% מהזמן, זה נשמע טוב אבל זה נוראי:

מתוך 100 פקודות 95 מבוצעות ללא עיכוב ודורשות 95 מחזורי שעון (למעשה לא מדוייק אבל קרוב)

ה 5 שהיתפספסו יקחו 500 מחזורי שעון!!!!!!!!!!!!!!!!!!!!!

המעבד מבזבז יותר זמן על המתנה לזיכרון מאשר על ביצוע פקודות.

פתרונות:

הגדלת ה L1

הגדלת ה FSB ומהירות הזיכרון בהתאם (יקר)

יישום CACH בתוך הצ'יפסט (לא בוצע ב PC מעולם)

אחד היתרונות הגדולים של AMD ב K7 הוא L1 של 64KB CODE ו 64KB DATA שזה פי 4 מאשר ב P4 (אולי אינטל היו צריכים לקרוא לא P1/4 )

אז בקיצור יש מה לשפר, יש למה לחכות, התחרות רק תתן לנו יותר בפחות ;D

[iib]

הפיפלין הארוך של הפנטיום 4 הוא אחת הסיבות לביצועים הפחות טובים שלו למהירות שעון נתונה, וגם אחת הסיבות ליכולת שלו להגיע למהירויות שעון גבוהות בהרבה.

הפייפלין הוא מה שנקרא צינור העיבוד של המעבד - שלבי הפיפלין מתארים את שלבי העיבוד השונים שעוברות פקודות החל מהתפיסה שלהם בזיכרון (דרך ה BUS או זיכרון מטמון רמה 2 או רמה 1) ועד לכתיבה שלהם מחדש בזיכרון (ליכרון מידע רמה 1 - L1 Data Cache).

בו ניקח לדוגמה מעבד בעל פייפלין של שלב אחד (מספרים קלים, אבל איטי מאוד ולא ריאליסטי), אולי תמצא שלוקח למעבד שניה אחת כדי להשלים את הפקודה, לפענח, לעשות חיבור, ולכתוב אותה חזרה לזיכרון. כיוון שהשעון צריך לחכות כדי שהמידע יהיה מוכן (תוך שנייה אחת) תוכל להריץ את המעבד שלך בהרץ 1. עכשיו אם היינו יכולים לחתוך את הלוגיקה של המעבד לשתי שלבים (פייפלין בעל שתי שלבים), נמצא עכשיו שנוכל שכדי להשלים את הפעולה - לפענח - ולבצע חצי מהחיבור וליצר Signal ברור בתוך 0.5s ואז לגמור את החיבור ולכתוב את המידע חזרה לזיכרון בעוד 0.5s - שום דבר לא השתנה. עדיין לוקח 1s כדי להשלים את פעולת חיבור אחת, רק שעכשיו אפשר להריץ את העיצוב שלנו ב 2HZ (כיוון שכל שלב פועל במהירות שעון נפרדת באותו זמן שלב של 0.5s יכול לרוץ במהירות כפולה), ככה שאם יש לנו פייפלין מלא שפועל בתיאום (שיש השלבים רצים ב 2HZ ומתבצעים בתיאום - רק מהיר יותר) אנחנו עכשיו יכולים להשלים את הפעולה פי שתיים מהר (בתנאי שאכן הרצנו את השעון ב 2HZ - מעבדים לא תמיד פועלים במהירות השעון המקסימלית שלהם), באופן תיאורטי הכפלנו את הביצועים של המעבד אבל רק בתיאוריה, זהו הפייפלין.

אבל אם לא לוקחים את היכולת של המעבד שלנו לעבוד בשתי הרץ במקום 1 אז מה השגנו? למעשה כלום, אתה עדיין מסיים את אותה פקודה לכל מחזור שעון (כל שלב פועל בHz אחד ושניהם פועלים באותו הזמן - לכן הזמן לבצע פקודה הוא הרץ אחד).

כיוון שיש המון דברים שעושים את הפייפלין במעבד פחות מ 100% יעיל (כמו חיזוי של איזה שלב בפייפלין צריך להתבצע, ראה למטה), אז במציאות הרסת את התכנון (מה שקורה אם אתה משווה פנטיום 4 ופנטיום 3 באותה מהירות שעון). במהירויות נמוכות המעבד שלנו יפעל פחות מהר מהמעבד המקורי.

הבעיה אם פיפלין ארוך היא שאם הפיפלין התרוקן או מרוקן - לוקח לפקודה יותר מחזורי שעון להתבצע - אם היא צריכה לעבור 20 שלבים יקח לה 20 מחזורי שעון. כמובן שברגע שיש לך רצף של פקודות שמתבצע - אז זה לא משנה כמה הפייפלין ארוך ארוך - כיוון שהפקודות מסתיימות אחת אחרי השניה במהירות שעון של המעבד.

מתי הפיפלין מתרוקן?

כשהמעבד צריך לחזות תוצאה של משפט תנאי (כל תנאי לוגי בתוכנית) והוא חוזה אותה לא נכון ומתחיל לבצע פקודות שאינם אמורות להתבצע (כיוון שהתנאי שעבורם הם היו אמרות להתבצע לא התקיים) אז המעבד מרוקן את הפייפלין ומתחיל וחוזה את התנאי מחדש - למעבד אתלון בעל פיפלין של 10 שלבים יספוג פגיעה של 10 מחזורי שעון עד שהפיפלין יתמלא מחדש - בעוד יספוג פגיעה של 20 מחזורי שעון.

כשהמעבד מחפש נתון בזיכרון ואינו מוצא אותו על אחד מזכרונות המטמון שלו הוא צריך לגשת לזיכרון הראשי כדי למצוא את הנתון/פקודה וכו' - גישה לזיכרון הראשי לוקחת 100+ מחזורי שעון - בזמן זה כמובן שלמעבד אין מה לעבד ולכן הפיפלין שוב יתרוקן...

זה שתי הדוגמאות השכיחות - אבל יש עוד מקרים בהם הפיפלין יכול להתרוקן.

כמו שאמרתי הפיפלין הארוך של הפנטיום 4 הוא אחת הסיבות לביצועים הפחות טובים שלו למהירות שעון נתונה, וגם אחת הסיבות ליכולת שלו להגיע למהירויות שעון גבוהות בהרבה. ולכן אין טעם להשוות שני מעבדים באותה מהירות שעון - צריך פשוט להשוות את הביצועים האבסולוטים שלהם. המעבד הטוב ביותר שאינטל שמים על השולחן מול המעבד הטוב ביותר של AMD.

[amiram]

ל K7 יש 15 שלבים!

L1 כולל של 128KB מאפשר לו לטעות פחות ולכן הוא יעיל יותר מה P4.

ל PIII יש 10 שלבים דרך אגב.

[Omri4u]

בקשר ל

PipeLine

אתה יכול קצת להרחיב בזה ולהסביר יותר לא הבנתי את הפסקה הראשונה והשנייה

ותודה רבה

אגב מישהו יודע יותר פרטים על ה

Hammer

כמו מהירות השעון שלו וה

FSB

אולי כמה פרטים קטנים תודה רבה

[Jar with me]

הבנתי למה פיפלין ארוך הוא אחת הסיבות לכך שהפנטיום 4 מציג יכולות לא טובות בכל מחזור שעון , אבל לא הבנתי איך זה עוזר לו להגיע לרמת מהירויות שעון יותר גבוהות.

תודה רבה. (מאיפה אתם יודעים את כל זה?)

[iib]

הבנתי למה פיפלין ארוך הוא אחת הסיבות לכך שהפנטיום 4 מציג יכולות לא טובות בכל מחזור שעון , אבל לא הבנתי איך זה עוזר לו להגיע לרמת מהירויות שעון יותר גבוהות.

תודה רבה. (מאיפה אתם יודעים את כל זה?)

כמו שאמרנו, כל שלב בפיפלין הוא חלק מתהליך העיבוד של המעבד. אם אנחנו מצמצמים את כמות העיבוד שכל חלק בפיפלין צריך לבצע על ידי חלוקת הפיפלין על גבי יותר שלבים, כל שלב צריך לבצע פחות עבודה בפחות זמן ליצר Output יציב לשלב הבא, ולכן מהירות השעון שבה אפשר להריץ את השלבים במהירות שעון יותר גבוהה.

[gil_st]

הקיצר, מה יותר עדיף לקנות היום בהנחה שאני לא רוצה להמתין ל - T BRED של AMD, את ה-XP המוכר והטוב או אחד מהפנטיום 4 המשופרים עם מהירות באס של 533 מה"צ ?

[iib]

אני לא הייתי קונה את גירסת ה 533Mhz משום שהם מוגבלים יותר באוברקלוקינג.

אני הייתי קונה משהו כמו 1.6/1.8 NorthWood עם זכרונות PC1066 של סאמסונג.

לא בטוח בלוח... ציפסט 850E של אינטל.

[Omri4u]

אוקי התחלתי להעמיק בנושא ומצאתי מידע בקשר ל

PipeLine

אוקי לפי מה שהבנתי מעבדי אינטל פנטיום 2 ו 3 וסלרון התבססו תמיד על

P6 architecture

וההבדל בכל אחד מן המעבדים בדרף כלל היה שינוי בגודל של הליבה וביישום של

זיכרון המטמון L2

וגם בהופעה של ה

SSE

לדוגמא במעבדי פנטיום שלוש הוראות ה SSE

כלולות במעבד לעומת מעבד פנטיום 2 שלא כולל את ההוראות האלה.

אגב מה שגרם לאינטל להחזיר את מעבדי הפנטיום 3

1.13GHz

היה בגלל חוסר היציבות של המעבד הזה והבעייה הזאותי הייתה בקלות יכולה להפתר על ידי

שינוי תהליך הייצור מ0.18 מיקרון ל0.13 מיקרון

וP6 architecture

היא ארכיקטורה ישנה

עכשיו מעבד פנטיום 4 שונה משאר המעבדים בדבר עיקרי מאוד

הארכיקטורה שלו היא

NetBurst

אשר כוללת

Pipeline

של 20 שלבים

לעומת פנטיום 3 שכולל

Pipeline

של 10 שלבים, עכשיו,כאשר אתם מריצים פקודה היא מחולקת למספר חלקים קטנים

וזאת למה ? מכיוון שיותר איטי להריץ את כל הפקודה עצמה.

אבל החיסרון העיקרי הוא ברגע שיש יותר שלבים כך לוקח יותר הרבה זמן עד שהפעולה מסתיימת

ומכאן הזמן המקיף שנדרש לכל פעולה גדל

והנה הוכחה לעניין למה אינטל התחילה לייצר את מעבדי הפנטיום החל מהמהירות של

1.4Ghz

ולא מ

1.13Ghz

?

עכשיו יבואו חכמים ויגידו זה בגלל שעדיף לאינטל לדלג על ה300 ומשהו מגה הרץ הללו

כדי שהיא תוכל לייצר מעבדים במהירויות גבוהות יותר בפחות זמן ושהיא לא תצטרך להתרכז

במהירות "נמוכות" כאלו

אבל הסיבה העיקרית לזה שאינטל החליטו לייצר את מעבדי הפנטיום 4 שלה החל ממהירות של

1.4Ghz

היא בגלל שהם ידעו שפנטיום

3 1000 Mhz

יגבור על

פנטיום 4 1000 Mhz

הבנתם?

עוד חיסרון של

Pipeline

בעל שלבים רבים כמו של הפנטיום 4 שהוא כולל 20 שלבים

החיסרון שלו הוא כזה נגיד ומתרחשת תקלה בניבוי הענף

והתקלה מתגלה באמצע כל התהליך שבו המעבד מבצע את קטע התוכנית והרי קטע התוכנית

וכל חלקיקי הפקודות שלו נמצאים ב

Pipeline

אז הכול צריך להתחיל מחדש וכל ה

Pipeline

צריך להתרוקן והכול מתחיל מחדש רק שהפעם כמעט ואין סיכוי שתיהיה תקלה.

זהו מקווה שהסברתי את זה טוב אגב אינטל קוראת לטכונלוגייה הזאותי

Hyper Pipelined Technology

אני בטוח שטעיתי בהרבה דברים במסמך הזה

בבקשה תגידו לי איפה טעיתי ותנמקו למה

תודה לא היה לי זמן לנקד ולארגן את כל זה מקווה שעזרתי למישהו

[Jar with me]

יש רק פיפלין אחד בכל מעבד?

[Omri4u]

לא

[Jar with me]

אז כמה למשל יש בפנטיום 4 ובאתלון XP?

[amiram]

P4

1 INTEGER 3 FPU

K7

3 INTEGER 3 FPU

[Jar with me]

סליחה שאני מעלה את זה , אבל לא הבנתי כמה פייפלינים יש בP4 ובK7

ואם למשל עכשיו , כאשר איי אמ די עברו ל0.13 , הם גם היו שמים 20 שלבים בפייפלין שלהם , אז הם היו יכולים להגיע לאותם מהירויות שעון כמו הP4?

או שיש עוד סיבות לכך שאיי אמ די לא מצליחים להגיע למהירויות שעון גבוהות ?

תודה