עזרה ב VHDL

לבנות מערכת שתקבל מילה בעלת 4 סיביות ושתספור כמה אחדות יש במילה הזאת.

מותר להשתמש רק ב MUX לא משנה כמה.

אני חשבתי על רעיון אבל לא נראה לי שהוא ממש יעיל:

חיברתי שלושה מוקסים של 4 על 16,את כל כניסות הבקרה חיברתי ביחד,והכניסות בקרה הן גם הכניסות של המערכת.

ובכניסות של המידע הצבתי לפי טבלת אמת את כל האפשרויות, למשל כאשר אני מכניס לכניסות בקרה 0000 אז כל מוקס בוחר את הכניסה X0, אז בכל מוקס ב X0 שמתי "0" ואז כל מוקס מוציא "0",ויוצא לי המספר 000,שזה בעצם גם מספר האחדות במילה שהכנסתי בכניסות בקרה.

אם למשהו יש דרך יותר טובה ויותר הגיונות אשמח לשמוע,כי אם אני ארצה לעשות ל 8 סיביות זה יהיה ממש טיפשי לעשות ככה.

ומשימה נוספת היא לבנות מערכת שתקבל סיביות בכניסה ותוציא סיבית זוגיות זוגית בהתאם.

ניתן להשתמש עם DFF שערים לוגיים ומשווה.