לפי מה שהבנתי, זכרון במהירות 666Mhz עם cl4, יהיה שווה לזכרון במהירות 1333Mhz עם cl8, מכיוון ששניהם ישלחו מידע באותו מהירות (לפי מה שהבנתי). כלומר, הם יגיבו באותה מהירות, והרי בכל פעם שהם מגיבים הם שולחים את אותה כמות של מידע-8 בתים. אז מה ההבדל?

תודה לכולם, אני כבר קצת מבולבל, אז אשמח אם תסבירו לי בהרחבה

וודאי ש 666Mhz עם cl4, לא יהיה שווה לזכרון במהירות 1333Mhz עם cl8.

תדר לחוד, תזמונים לחוד.

אפשר להסביר למה? כל פעם שהמעבד מבקש מידע מהזכרון הוא מבקש 8 בתים, ואז כל פעם שהמעבד מבקש מהזכרון מידע (8 בתים) הוא צריך לחכות, למשל, 8 מחזורי שעון של המעבד, לא? והרי בכל מחזור שעון אפשר להעביר 8 בתים, לכן הם שווים (לפי מה שהבנתי). בבקשה תתקן אותי איפה שאני טועה, ותסביר בבקשה..

אפשר להסביר למה? כל פעם שהמעבד מבקש מידע מהזכרון הוא מבקש 8 בתים, ואז כל פעם שהמעבד מבקש מהזכרון מידע (8 בתים) הוא צריך לחכות, למשל, 8 מחזורי שעון של המעבד, לא? והרי בכל מחזור שעון אפשר להעביר 8 בתים, לכן הם שווים (לפי מה שהבנתי). בבקשה תתקן אותי איפה שאני טועה, ותסביר בבקשה..

לפי מה שאני זוכר, רק הבקשה הראשונה גוררת המתנה, ואח"כ יש רק היסט בתוך מרחב הכתובות שהוקצה לתכנית.

אז כל פנייה יחידה של המעבד לזכרון "גוררת" כמות גדולה של מידע?

תודה רבה, סוף סוף הבנתי... מצטער שאני כזה סקרן, אבל אני מרגיש שאני חייב לדעת כל דבר עד הסוף

ועוד שתי שאלות קטנות: המהירות של הזכרון RAM משפיעה רק כשהזכרון שולח מידע למעבד, וכשהמעבד מחזיר מידע בחזרה לזכרון המהירות נקבעת לפי הDATA BUS של המעבד, או גם כשהמעבד מחזיר מידע לזכרון המהירות של הזכרון קובעת?

2) ככל שהpipeline של המעבד יותר קצר והתדר מהיר יותר, כך המעבד יבצע פקודות מהר יותר?

וסט פקודות קובע את כמות השלבים בpipeline של המעבד, או שזה פרמטר אחר?

אתה צריך קורס אקדמי בזה...