בהחלט עלול להיות קשור אם הם קמו ב-2002, ולא הצלחתי למצוא פרסום שלהם ב-USPTO (למרות שהחיפוש שם מחורבן).

חפש ב google patents יותר נוח מ uspto. בכל מקרה, זה שהחברה קמה ב 2002, לא אומר שישר הם רצו להוציא על זה פטנטים...

הם רושמים שם תחת איזה תנאים השיפור בביצועים:

The 4x factor is mathematically derived from the basic technology.

There are other variants, allowing 5x, 6x etc., but we do not want to commit to

them yet. It assumes multi-tasking environment where the tasks are always

ready for execution. It is not statistical prediction or a best-case scenario.

It is task independent. The 4x factor is achieved independent of the nature

of the application, as long as the multitasking requirement is met.

A single task may be split into parallel threads to increase the number

of "tasks" if needed or implemented as a systolic stream of sub-tasks.

לגבי יצירת יחדיות עיבוד, הוא לא מתחייב לשמור על המבנה הפנימי הקיים, רק על הממשק החיצוני.

לא נישמע אמין ביכלל

יש תוכנות שיכולות לשפר ביצועים בעיקר בגלל יעול של מערכת ההפעלה

אבל אם תיקח מעבד ותפצל אותו ל2 ליבות וירטואליות עדיין לא תיצר טרנזיסטורים חדשים

ככה שכל הנתונים הפיזים יהיו זהים לחלוטין ואני לא מבין איך תוכל לשפר ביצועים ככה

חוץ מיזה יש דבר דומה במעבדים מסוימים של אינטל רק שזה תרם רק לתוכנות

שלוקחות ליבה שלמה בלי סיבה טובה (תוכנות שתוכננו גרועה מהתחלה)

אם יש משהו בדברים בטח אינטל תעביר להם צ'ק שישלח את כל העובדים והמנהלים לפנסיה

http://www.arc.com/configcon/israel/pdfs/time-to-market/5%20ConfigCon_Israel_2007_Mplicity.pdf

לגבי יצירת יחדיות עיבוד, הוא לא מתחייב לשמור על המבנה הפנימי הקיים, רק על הממשק החיצוני.

ניסית פעם לשנות פיזית מעבד דרך תוכנה?

לא, אבל כנראה שהם כן... תסתכל במצגת שקישרתי לקראת הסוף יש שם גם את הכלי שלהם וגם את ה FPGA החדש וכפול שנוצר על פיו (לפחות ככה זה נראה).

תגיד זה נראה לך הגיוני

לא ידעתי שטרנזיסטורים על שבב סילקון יכולים להתעבר ולהוליד חדשים בין לילה

אפילו אשה עושה את זה בלחץ

כל מה שהיה כתוב שם הוא שיש להם תוכנית שעוברת על תכנון של רכיב כמו asic/fpga/cpld ועושה לו שיכפול ואופטימיזציה שמורידה את כמות הטרנזיסטורים שדרושים לצ'יפ החדש . אני לא בטוח אם הוא מיצר dual core או dual ALU /FPU .

בכלל יש כיום DSP שבאים 4 באריזה כמו ה msc8102 שלכל אחד יש 4 ALU וכל אחד עושה כ 1200MMAC לשניה (הכפלה ואז חיבור - פעולה שמשתמשים בה הרבה לעיבוד אותות) .אפשר לשים 4 או יותר כאילו על כרטיס אחד ואז יש לך DSP FARM . מפלצת כזאת (עם 4) עושה איזה 1.9GMACS לשניה בתדר של 300MHZ .

בכלל המעבדים האילו עובדים לרוב רק ב 200-500MHZ כי רוצים לחסוך בחשמל וגם בחום (לא הולכים לשים עליהם מאווררים כי מאווררים מתקלקלים וגם heat sink עולה כסף ).

כיום אפשר להכניס את כל הלוגיקה לחומרה ולעשות הכל יותר מהר - לבנות את המעגל מלגו. שמעתי גם על תוכנה שלוקחת קוד של C והופכת אותו לnetlist (תכנון של רכיב דיגיטאלי). אני לא בטוח כמה כלכלי זה אבל מישהו שאני מכיר (איש מחירות) טוען שכדאי. יש עוד מוצר מעניין של מעבד PPC בתוך FPGA (חומרה שאפשר לתכנת) שזה צעצוע נחמד אבל במחירים של היום לא חובה שהוא כדאי כלכלית אבל יכול להוריד את זמן הפיתוח למינימום.

בהחלט זה מה שמשתמע מהמצגת, וכבר עושה הרבה יותר שכל.

אבל ממש אין לזה כל קשר להכרזה בפוסט הראשון שהמוצר מאפשר למעבד בעל ליבה אחת להתנהג כמעבד Multicore.

כי הוא לא הבין את זה, ממה שהבנתי זה עוד איזהשהו ASIC לוגי שמשולב בתוך מעבדים קיימים שניתן לתכנת אותו שישמש בתור מנהל משימות פנימי והוא משמש בתור המעטפת הלוגית החיצונית של המעבד. תכלס במה זה שונה כבר מHT? זה לא נותן למעבד יכולת קסמים חדשה, זה כולה אמור לנהל ולייעל את האופן שבוא הוא מבצע את המשימות...

מזה ועד תפקוד כרבי-ליבה (לא פחות!) ועם הצהרה של הכפלת הביצועים ב-4 (בערך, אולי 8 לפי ההצהרות שלהם) יש עולם ומלואו, ובפנים עוד עולם ומלואו

לזה התכוונתי (כנראה שהיה קצר בתקשורת? לא קראתי יותר מדי את מה שמי שפתח כתב), בכל מקרה, צריכים להרוייח כסף איכשהוא...

אני חושב שהכוונה היא, שבהנתן מערך ASIC מסויים שאינו מיועד לריבוי ליבות, הם יודעים לבצע על התכן פעולה מסויימת, כך שיתקבל תכן למעגל עם 4 ליבות, באותה כמות טרנזיסטורים. מעין פטנט ברמת המעגל, עד כמה שהבנתי.

קהל היעד לטכנולוגיה הוא מפתחי ASIC, לא בעלי מחשבים אישיים.

מזה ועד תפקוד כרבי-ליבה (לא פחות!) ועם הצהרה של הכפלת הביצועים ב-4 (בערך, אולי 8 לפי ההצהרות שלהם) יש עולם ומלואו, ובפנים עוד עולם ומלואו

למה?

בוא נגיד יש לך DSP שמבצע כל הזמן אותה פעולה הפעולה הזאתי לוקחת מחזור שעון אחד, אולם כל פעם שהוא צריך לבצע אותה הוא צריך לחכות 4 מחזורי שעון למידע שיגיע מהזכרון. היחידה הלוגית שלהם יודעת לתזמן את המשימות כך שתוכל לנצל את ה4 מחזורי הidle האלה.

הפנטנט שלהם מיועד למעבדים יעודיים, לא לGPPUים...