975X אמורים להיות ה-Top, כשהיום לוחות כאלה עולים עד 1300-1400 שקל

965 אמורים להיות ה-MainStream, וככאלה להשתלט על השוק בין 600 שקל ל-900 שקל

אתם יכולים להסביר לי יותר טוב את ההדגמה של אינטל?

המעבד כאילו משופר בזה שהוא לוקח קבוצות של מידע דומה ומעבד אותם ביחד במקום הכל אחד אחרי השני וככה מקצר את הזמן?

אתה מדבר על הקונרו או על ריבוי ליבות?

הקונרו

הם הראו בפלאש כמו דברים בצבעים שונים

וכאילו למעלה יש מעבד שכל רגע מעביר משהו בצבע שונה

ולמטה הקונרו שלוקח דברים שהם באותו הצבע( כאילו אותו דבר) ומעבד אותם ביחד

וכאילו מקצר את התור של הדברים שעומדים בתור לעיבוד

אני לא בטוח בזה אני גם לא הבנתי את זה טוב

זה אמור להיות באתר של אינטל

מצגת פלאש

אני חושב שראיתי את המצגת הזאת (לא בטוח שזו אותה אחת)

הם ניסו להדגים שם את היכולת לשימוש ב PACKAGEים יותר גדולים של מידע

ואז במקום

לפרק את המידע לחתיכות

לעבד כל חתיכה

לחבר את החתיכות המעובדות חזרה

הוא מעבד חתיכות יותר גדולות במכה

תקנו אותי עם אני טועה....

משהו כזה

תחת איזה פרק זה?

במצגת שנמצאת בשאלות הנפוצות ובת'רד ריכוז של ה-AM2/קונרו?

גם אני ראיתי את המצגת הזו לא זוכר איפה :-\ כן זה קשור לפאקטים שהמעבד מתמודד איתם או לזכרון מטמון המשותף...

הכי באסה שאני לא זוכר איפה ראיתי את זה

אולי מלינק שהיה באחד מהחדשות של הזון

המצגת המדוברת הינה מהאתר של אינטל שמסביר על ארכיטקטורת ה Core של אינטל.

הקטע הספציפי שהוזכר פה על "החבילות" מדבר על סטים של פקודות כגון SSE לדורותיו, ומה שהם הסבירו הוא שהארכיטקטורה הישנה לקחה כל סט פקודות שכזה פירקה אותו ל 2 ועיבדה כל חלק בנפרד ואז חיברה את התוצאה, כיום הארכיטקטורה החדשה תעשה את הכל "במכה אחת".

מה שהם עוד הסבירו זה שיש Fetching חכם יותר של מידע ועוד כמה דברים שעוזרים למעבד להיות יעילים יותר, כנראה שזה משמעותי מהתוצאות שאנחנו ראינו כי הקלוקים נשארו אותו דבר ביחס לדור האחרון וברוב המקרים גם ירדו.

מה שאני הבנתי מהמצגת:

- המעבד קורא קדימה בקוד שהוא אמור להריץ ובודק אם הוא יכול להפוך פקודה שני פקודות פשוטות לפקודה אחת מורכבת שגם אותה הוא יכול להריץ מהר(macro fusion ) . המעבד גם מנחש איזה מידע הוא צריך להביא כדי בשביל הפקודות הבאות (memory disambiguation ) וגם נותן עדיפות לקריאות מאשר לכתיבות וכך המעבד רוב הזמן עובד ולא מחכה שיאכילו אותו.

- הם נותנים אפשרות לעשות פקודות 128 ביט בשעון אחד.(advance media boost ). לפי מה שקראתי זה עוזר בencode/decode .

- יש למעבד תורים על יחידות העיבוד והוא ממלא את התורים האילו בזמן שהוא מחכה לתוצאה זה לא עוצר אותו מלהביא עוד פקודות בשביל לבצע אותן בזמן שהוא מבצע את הפקודות הישנות.

- מאחדים את ה level 2 cache וכך מגדילים את הניצולת של ה L2 ולא משעירים שום דבר מבוזבז .

מה שאינטל מנסים לעשות זה להוריד צוורי בקבוק שבמקום הראשון תמיד נמצא הגישה לזיכרון (השני הוא פעולות שלוקחות יותר משעון אחד) . בCISC קצת קשה בלי הרבה cache כי מספר הרגיסטרים מוגבל. כל הזמן דוחפים דברים לזיכרון כי פשוט אין מקום. אני עובד עם מעבדי Power PC שהיא ארכיטכטורה טובה מעוד . יש ים של רגיסטרים כלליים ובקושי ניגשים לזיכרון כי מעבירים את כל הפרמטרים של הפונקציות ברגיסטרים. המעבד לא צריך חצי מהזמן להעביר דברים מרגיסטר לרגיסטר או לזיכרון . זה לא עוזר ממש לPC כי כולם תקועים עם x86 . אינטל וAMD יצתרכו לעבוד קשה כדי להגדיל את היעילות .

שאלה על הקונרו...

בקר הזכרון יהיה על המעבד כמו אצל AMD או לא?

לא, הוא עדיין יהיה על הצ'יפסט.

זה בכלל אפשרי לשים אותו על המעבד בארכיטקטורה החדשה של אינטל?

הכל אפשרי