עבור לתוכן

שאלה בקשר למספר הגדרות ב-BIOS

Featured Replies

פורסם

אשמח אם תסבירו לי מה ההגדרות הבאות עושות:

זה ב-Frequency Control:

04010612563cf.jpg

וזה ב-CPU & PCI Bus control:

04010612587ys.jpg

פורסם

Spread Spectrum זה אומר שאם תעשה OC למעבד, יהיה אוברקלוק לשאר הרכיבים (PCI, AGP, SATA וכו') בהתאם

כשעושים OC עדיף להשאיר את זה על Disable

ההגדרה השנייה לא מוכרת לי, כדאי לבדוק ב Manual של הלוח אם

פורסם
  • מחבר

אה, תודה. מה שאר האפשרויות עושות(Skew Adjust וכו)?

אגב, העלון שקיבלתי עם הלוח כמעט ולא מסביר כלום על הביוס. רק הגדרות כלליות של התפריטים.

פורסם

אלה אופציות שנקראות בשמות אחרים בלוחות אחרים לכן אני ממליץ לשאול את היצרנית (וכמובן לעדכן אותנו)

פורסם
  • מחבר

כמו למצוא מחט בערמת שחט :silly:

נו, טוב. אני פשוט אפעיל אותם אחד אחרי השני ונראה מה זה עושה -.-'

אגב, יוצאות תוצאות מעניינות כשכותבים "define:skew" בגוגל.

פורסם

ולמה לא לפרסם את השאלה בפורום של היצרנית לוח?

פורסם
  • מחבר

כי אין להם פורום O_o הרגע בזבזתי שעה וחצי על חיפוש ואין שום הסבר באופק.

חוץ מזה, הלוח נורא ישן, לא נראה לי שהם מספקים תמיכה בדברים כאלה.

פורסם

a series of functions that allow users to insert timing delays into a number of circuits that are critical to Overclocking. The goal of using these delays, though, is not to augment performance, but rather to improve the stability of an Overclocked system. Below, we've included a list of the affectable circuits, and the delays that can be set, as measured in picoseconds

# CPU skew adjust: 50ps to 750ps in steps of 50ps

# CHIP skew adjust: 50ps to 750ps in steps of 50ps

# PCI skew adjust: 100ps to 1500ps in steps of 100ps

# AGP skew adjust: 100ps to 300ps in steps of 100ps

להבנתי, הכוונה בגדול ל SKEW במקרה זה, שהסיגנל של השעון שנוצר ב PPL בלוח האם, אמור להגיע לרכיבים השונים במערכת באותו קצב כל הזמן, שינוי הפרמטר הזה אמור ליצור שוני בקצב הגעת הסיגנל של השעון לרכיבים וע"י כך לשפר אולי את היציבות שלהם תחת OVERCLOCK.

פורסם
  • מחבר

אה... תודה רבה xD

זה באמת שיפר במעט... כשקבעתי בכולם 1500ps, ל-Prime95 לקח שתי דקות למצוא Error(ללא השינויים זה לקח מספר שניות בלבד :nixweiss: ). טוף... אוברקלוק זה לא בשביל המערכת שלי(או יותר נכון ה-RAM שברשותי).

פורסם

אז תעשה רק למעבד.

פורסם
  • מחבר

המכפלה נעולה :pissed:

פורסם

טוב, נענה על הכל לפי הסדר.

Spread Spectrum ההסבר כאן http://hwzone.co.il/community/index.php?topic=145719.msg1232010#msg1232010

המסקנה: למחשב ביתי בעיקר אם מבצעים OC לשים ב Disable. למעשה מרבית ה BIOS לא מאפשרים לשנות את תדר ה FSB/HTT כאשר הפרמטר ב Enable.

Skew Adjust, מה ש IceBreak הביא די מסביר את הענין. זוהי תופעה שקשורה לבאסים מקביליים (CPU/PCI/AGP) ובה בגלל שינויים קטנים במבנה הטרנזיסטורים והמוליכים נוצרים הבדלים בהגעת הסיגנלים השונים על כל קו בנפרד. השינויים האלה הופכים להיות יותר ויותר לא יציבים ככל שהתדר עולה (OC לדוגמא) ולכן יכול להיווצר מצב בו ה Clock מגיע ובאותו זמן הסיגנלים של המידע (מקבילי) לא מיוצבים עדיין וכך תיגרם טעות בביצוע פקודה.

זה נראה יפה מאוד בתמונה המצורפת שלקוחה מכאן: http://www.intel.com/design/itanium2/download/isscc_2002_6s.pdf

וכעת לשאר הפרמטרים:

CPU to PCI Write Buffer

מומלץ ב Enable.

זה פשוט מאפשר חוצץ (Buffer) בין המעבד לPCI באס, לכאורה ניתן לחשוב כי חוצץ כזה יאיט את הפעילות אבל, היות והמעבד הרבה יותר מהיר מה PCI אם הוא יפנה ישירות לבאס הוא יצטרך סתם לחכות מחזורי שעון לבאס האיטי ובכתיבה ל Buffer הוא יכול לכתוב כמה פקודות ביחד ואז ה buffer יעביר אותם בקצב של ה PCI.

PCI Master 0 WS Write

שוב מדובר בגישה לבאס PCI

אם הפרמטר ב Enabled כל גישה לצורך כתיבה ל PCI תחכה 0 מחזורי שעון (כלומר ללא השהיה) אחרי שהבאס פנוי כדי לכתוב לזכרון. אם הפרמטר Disabled גישה לכתיבה תחכה מחזור אחד לאחר שהבאס פנוי ואז תכתוב.

לפי ההגיון עדיף Enable כדי לחסוך מחזור המתנה, אולם לעיתים אם מבוצע OC ל PCI כדי לשמור על יציבות ניתן לנסות ולהעביר ל Disabled.

PCI Delay Transaction

זה רלוונטי כאשר יש PCI ו ISA במחשב (קצת מיושן) ואז במצב Enabled יש buffer בין ה PCI ל ISA כדי למנוע מה PCI ל"חכות" ל ISA האיטי.

[attachment deleted by admin]

פורסם
  • מחבר

אה... הדבר היחיד שמחובר ל-PCI אצלי זה כרטיס הרשת(ויש לי 5 חריצי PCI :kopfpatsch:) וזה כנראה לא מי-יודע-מה יושפע...

שוב, תודה רבה על ההסברים :}

ארכיון

דיון זה הועבר לארכיון ולא ניתן להוסיף בו תגובות חדשות.

דיונים חדשים