זה QBM שהוא שני מקלות של DDR רגיל על מקל אחד, זה יישום של DUAL CHANNEL באופן שקוף לצ'יפסט.

יש QDR שהוא שליחת מידע 4 פעמים בכל שעון.

שני דברים שונים ומבלבלים.

QBM שכבר קיים יקר מדי, QDR שהוא פתרון טוב עדיין על לוח השרטוט.

ה OPTERON ל MP יתמוך ב DUAL CHANNEL, הגרסה הביתית לא תתמוך.

שנייה , אז למה הבאס של הפנטיום 4 כל כך גבוה?

מה זה נותן? ואיך הם לאזלזל גורמים לבאס להיות 100 *4?

תודה רבה , שוב

עזוב מגהרצים, P4 ב 400MHZ באס מעביר 3.2GB/S שזה בדיוק הרוחב פס של שני ערוצי RDRAM PC800.

במקור ה P4 יועד הרי לעבוד רק עם RDRAM.

אוקי , תודה

יש כבר צ'יפסט כזה מאינטל על לוחות השרטוט, נראה אבל ש SIS ו VIA יקדימו אותם.

מתי יצא?

בקשר לשאלה על דואל צ'אנל לAMD.... אין צורך כרגע. יש את זה לNFORCE אבל זה סתם גימיק שיווקי בגלל שהבאס של AMD הוא רק 266MHz זאת אומרת הוא צריך זכרונות DDR PC2100 שעובדים ב266MHz.......... כל תוספת מעל זה, לא תהווה שיפור ניכר בביצועים. בגלל זה ההבדל בין KT266A לKT333 הוא ממש ממש ממש מזערי. במעבדים הקיימים של AMD אין צורך פשוט........

לגבי אופרטון, מה שiib אומר נראה לי נכון כי שמעתי שהבאס של אופרטון יהיה כנראה 800MHz אז זה מאוד מסתדר כי עד אז DDR 400MHz יהיה סטנדרט אז ישימו שניים של 400MHz.... יענו PC3200.

ל Opteron אין דבר כזה שנקרה Front Side Bus כיוון שה Memory Controler שלו על המעבד עצמו.

Front Side Bus מוגדר כמהירות התקשורת בין המעבד לגשר הצפוני - במקרה של ה Hammer מהירות התקשורת

הזו תיהיה המהירות של המעבד עצמו... כמובן זה עדיין לא אומר שהוא לא יהיה מוגבל - על ידי הזיכרון שאתה משתמש בו

ועל ידי תצורת הזיכרון שה Memory Controler מסוגל "להבין", למשל צרטרכו לעשות גירסה שונה של המעבד עבור זכרונות RDRAM

אם תיהיה כזאת...

מה אז אתה אומר בעצם שאופרטון יהיה מוגבל רק על ידי הבאס של הזכרונות? איזה מעבד מהיר זה הולך להיות....

פשוט צריך לנות את הזיכרון הכי מהיר שאפשר וזה כל הזמן ייתן יותר ביצועים.

ל Opteron אין דבר כזה שנקרה Front Side Bus כיוון שה Memory Controler שלו על המעבד עצמו.

Front Side Bus מוגדר כמהירות התקשורת בין המעבד לגשר הצפוני - במקרה של ה Hammer מהירות התקשורת

הזו תיהיה המהירות של המעבד עצמו... כמובן זה עדיין לא אומר שהוא לא יהיה מוגבל - על ידי הזיכרון שאתה משתמש בו

ועל ידי תצורת הזיכרון שה Memory Controler מסוגל "להבין", למשל צרטרכו לעשות גירסה שונה של המעבד עבור זכרונות RDRAM

אם תיהיה כזאת...

WOW זה זיבול השכל הגדול ביותר שראיתי כבר הרבה זמן...

ה memory controler של האופטרון נמצע על ליבת המעבד זה נכון...

FSB לא מוגדר כמהירות הדיבור בין המעבד לגשר הצפוני בכלל אין קשר

ה FSB מוגדר ע"י שבב שנמצא על לוח האם ומכיל גביש תנודות.

כול שאר החלקים במחשב עובדים לפי התדר שקובע הגביש אבל עם מכפילים או מחלקים מסוימים.

זאת אומרת שאם התדר של הגביש הוא 133 המעבד עובד בכפולה מסוימת של 133.

ולכן זה שה memory controler יעבוד במהירות המעבד לא אומר כלום בקשר למעבד

הדבר היחיד שזה אומר שה latancy בין המעבד ל memory controler יהיה כמעט אפסי!!!!

מה שיתן להאמר שיפור של כ20% על המעבדים שקיימים כיום(זה לא השיפור היחיד...)

ל Opteron אין דבר כזה שנקרה Front Side Bus כיוון שה Memory Controler שלו על המעבד עצמו.

Front Side Bus מוגדר כמהירות התקשורת בין המעבד לגשר הצפוני - במקרה של ה Hammer מהירות התקשורת

הזו תיהיה המהירות של המעבד עצמו... כמובן זה עדיין לא אומר שהוא לא יהיה מוגבל - על ידי הזיכרון שאתה משתמש בו

ועל ידי תצורת הזיכרון שה Memory Controler מסוגל "להבין", למשל צרטרכו לעשות גירסה שונה של המעבד עבור זכרונות RDRAM

אם תיהיה כזאת...

WOW זה זיבול השכל הגדול ביותר שראיתי כבר הרבה זמן...

ה memory controler של האופטרון נמצע על ליבת המעבד זה נכון...

FSB לא מוגדר כמהירות הדיבור בין המעבד לגשר הצפוני בכלל אין קשר

ה FSB מוגדר ע"י שבב שנמצא על לוח האם ומכיל גביש תנודות.

כול שאר החלקים במחשב עובדים לפי התדר שקובע הגביש אבל עם מכפילים או מחלקים מסוימים.

זאת אומרת שאם התדר של הגביש הוא 133 המעבד עובד בכפולה מסוימת של 133.

ולכן זה שה memory controler יעבוד במהירות המעבד לא אומר כלום בקשר למעבד

הדבר היחיד שזה אומר שה latancy בין המעבד ל memory controler יהיה כמעט אפסי!!!!

מה שיתן להאמר שיפור של כ20% על המעבדים שקיימים כיום(זה לא השיפור היחיד...)

כשאני אומר "מוגדר" אני מתכוון Defined ההגדרה (Definition) של FSB היא המהירות תקשורת שבין המעבד לגשר הצפוני. לא דיברתי על האימפלמינטציה (ישום) של FSB שעליו אתה מדבר.

אתה מדבר על מה שקובע את ה FSB שהוא מחולל שעון (Clock Genrator) שבו יש רכיב שקרא PLL שקובע

את התדר של ה FSB על ידי תדר של גביש (כמו בשעוני קווארץ). - ד"א התדר של הגביש הוא אף פעם לא התדר של FSB - הPLL משמתמש

בתדר הקבוע של הגביש כדי ליצר תדר אחר (אחרת לא היה ניתן לשנות את ה FSB).

התדר הזה מוכפל על ידי רכיב אחר שנקרא Multiplier שנותן תדר למעבד.

את זה אין ב Hammer.

בין הזיכרונות למעבד אין שום רכיב שדואג ליצור תדר - אלא החיוט (Tracing) נעשה באופן ישיר בין המעבד לזכרונות

אתה יכול לראות את זה בתמונות של ה HAMMER.

הנה ציטוט מה FAQ של AMD שאומר בדיוק מה שאמרתי בהודעה הקודמת שלי:

Q: What is the front-side bus frequency of the AMD Opteron processor?

A: In traditional microprocessor architecture, the front-side bus is the communication path connecting the Northbridge chip to the CPU. As the AMD Opteron processor embeds functions of the Northbridge into the CPU itself, including the memory controller, there is no longer a front-side bus as people have come to understand it. As the built-in memory controller operates at processor frequency, רכיבe clock frequency of the AMD Opteron processor can be considered the frequency of its front-side bus.

אתה החוליה החלשה, שלום

ל Opteron אין דבר כזה שנקרה Front Side Bus כיוון שה Memory Controler שלו על המעבד עצמו.

Front Side Bus מוגדר כמהירות התקשורת בין המעבד לגשר הצפוני - במקרה של ה Hammer מהירות התקשורת

הזו תיהיה המהירות של המעבד עצמו... כמובן זה עדיין לא אומר שהוא לא יהיה מוגבל - על ידי הזיכרון שאתה משתמש בו

ועל ידי תצורת הזיכרון שה Memory Controler מסוגל "להבין", למשל צרטרכו לעשות גירסה שונה של המעבד עבור זכרונות RDRAM

אם תיהיה כזאת...

WOW זה זיבול השכל הגדול ביותר שראיתי כבר הרבה זמן...

ה memory controler של האופטרון נמצע על ליבת המעבד זה נכון...

FSB לא מוגדר כמהירות הדיבור בין המעבד לגשר הצפוני בכלל אין קשר

ה FSB מוגדר ע"י שבב שנמצא על לוח האם ומכיל גביש תנודות.

כול שאר החלקים במחשב עובדים לפי התדר שקובע הגביש אבל עם מכפילים או מחלקים מסוימים.

זאת אומרת שאם התדר של הגביש הוא 133 המעבד עובד בכפולה מסוימת של 133.

ולכן זה שה memory controler יעבוד במהירות המעבד לא אומר כלום בקשר למעבד

הדבר היחיד שזה אומר שה latancy בין המעבד ל memory controler יהיה כמעט אפסי!!!!

מה שיתן להאמר שיפור של כ20% על המעבדים שקיימים כיום(זה לא השיפור היחיד...)

כשאני אומר "מוגדר" אני מתכוון Defined ההגדרה (Definition) של FSB היא המהירות תקשורת שבין המעבד לגשר הצפוני. לא דיברתי על האימפלמינטציה (ישום) של FSB שעליו אתה מדבר.

אתה מדבר על מה שקובע את ה FSB שהוא מחולל שעון (Clock Genrator) שבו יש רכיב שקרא PLL שקובע

את התדר של ה FSB על ידי תדר של גביש (כמו בשעוני קווארץ). - ד"א התדר של הגביש הוא אף פעם לא התדר של FSB - הPLL משמתמש

בתדר הקבוע של הגביש כדי ליצר תדר אחר (אחרת לא היה ניתן לשנות את ה FSB).

התדר הזה מוכפל על ידי רכיב אחר שנקרא Multiplier שותן תדר למעבד.

את זה אין ב Hammer.

בין הזיכרונות למעבד אין שום כריב שדואג ליצור תדר - אלא החיוט (Tracing) נעשה באופן ישיר בין המעבד לזכרונות

אתה יכול לראות את זה בתמונות של ה HAMMER.

הנה ציטוט מה FAQ של AMD שאומר בדיוק מה שאמרתי בהודעה הקודמת שלי:

Q: What is the front-side bus frequency of the AMD Opteron processor?

A: In traditional microprocessor architecture, the front-side bus is the communication path connecting the Northbridge chip to the CPU. As the AMD Opteron processor embeds functions of the Northbridge into the CPU itself, including the memory controller, there is no longer a front-side bus as people have come to understand it. As the built-in memory controller operates at processor frequency, רכיבe clock frequency of the AMD Opteron processor can be considered the frequency of its front-side bus.

אתה החוליה החלשה, שלום

שמע אין לי כוח להתווכח איתך ותמשיך לחשוב מה שאתה רוצה...

אה למה הם אף פעם לא אומרים "אוקי אתה צודק, אני הפסדתי, אני אפס, אני החוליה החלשה"

להודעות שלי לא קוראים זיבולי שכל.

רגע אז מה שאתה רוצה לומר זה שה FSB של האופטרון יפעל במהירות המעבד נכון?

רגע אז מה שאתה רוצה לומר זה שה FSB של האופטרון יפעל במהירות המעבד נכון?

אפשר להגיד את זה...

כמו שאמרתי (וגם AMD) ההגדרה של FSB היא מהירות התקשורת בין המעבד לגשר הצפוני. וכיוון שה Memory Controler נמצא על המעבד עצמו הוא פועל במהירות המעבד וכך גם התקשורת איתו (כמובן שיש עדיין Latncy בפניה איליו, כמו שיש latncy בפניה לדברים כמו לזיכרון Cache שנמצא על המעבד)

בוא נלך בהוכחה בשלילה נגיד ואתה צודק ו הFSB של האופטרון יהיה במהירות המעבד...

ה FSB של הפנטיום 4 הוא 400MHZ(לא אמיתיים) ולכן הוא צריך 3.2GB לשניה של מידע לביצועיים אופטימליים....

נגיד יש לנו אופטרון במהירות 1800MHZ זאת אומרת גם הFSB שלו ב 1800MHZ

ולכן רוחב הפס שהוא יצתרך מהזיכרונות יהיה 14.4GB לשניה

עכשיו ידוע שמנהל הזיכרון של האופטרון יתמוך בDDR333 (לא דואל צ'אנל) מה שיספק לו רוחב פס

של 2.7GB לשנייה.

מה זה אומר...שהביצועים של האופטרון יהיו ממש ממש גרועים כי אנחנו מספקים לו שישית מרוחב הפס שהוא צריך...

זה כמו להריץ פנטיום 4 עם זיכרון SDRAM רק יותר גרוע....

עכשיו אני מאמין שAMD הם לא טיפשים ולא יוציאו מעבד איטי כזה ולכן....

אתה טועה.נקודה.

בוא נלך בהוכחה בשלילה נגיד ואתה צודק ו הFSB של האופטרון יהיה במהירות המעבד...

ה FSB של הפנטיום 4 הוא 400MHZ(לא אמיתיים) ולכן הוא צריך 3.2GB לשניה של מידע לביצועיים אופטימליים....

נגיד יש לנו אופטרון במהירות 1800MHZ זאת אומרת גם הFSB שלו ב 1800MHZ

ולכן רוחב הפס שהוא יצתרך מהזיכרונות יהיה 14.4GB לשניה

עכשיו ידוע שמנהל הזיכרון של האופטרון יתמוך בDDR333 (לא דואל צ'אנל) מה שיספק לו רוחב פס

של 2.7GB לשנייה.

מה זה אומר...שהביצועים של האופטרון יהיו ממש ממש גרועים כי אנחנו מספקים לו שישית מרוחב הפס שהוא צריך...

זה כמו להריץ פנטיום 4 עם זיכרון SDRAM רק יותר גרוע....

עכשיו אני מאמין שAMD הם לא טיפשים ולא יוציאו מעבד איטי כזה ולכן....

אתה טועה.נקודה.

רוחב הפס שהוא "צריך" לשניה נקבע על ידי מספר הפעולות הפעולות שהוא מבצע בשניה והגישה לזיכרון שהם צורכים.

ולא על ידי איזה מספר אבסטרקטי.

האתלון הנוכחי מציג בצועים ראויים למדי עם רוחב פס של PC2100 עם Latncy גבוהה משל ה HAMMER.

אני מניח שעם זכרנות 333Mhz ו Lathncy נמוך ותכנון Cache טוב יותר הרוח פס החיצוני והפנימי של ה Hammer

צריך להספיק לשיפור משמעותי ב"עבודה למחזור שעון" (IPC) או מספר פעולות בשניה (איך שתרצה למדוד את זה).

ובאופטרון SledgeHammer כן משתמש בתצורת Dual Channel.