מישהו מוכן להסביר למה Pipeline ארוך מאפשר יותר MHzים? רק את הקטע הזה.. זה חור בהבנה של כל הנושא.

כנ"ל

די מעניין אותי גם לדעת.......

אני חייב להודות שאני לא ממש מומחה בזה, ככה שאני נותן רק השערה שלי:

אז ככה, כדי להגיע ליותר MHZים , צריך שהמעבד יתחמם פחות, עכשיו, כל שלב ב Pipeline מתבצע במקום אחר על המעבד (אולי לא כל שלב, אבל כמעט), ומן הסתם החלק במעבד שמבצע פעולה כלשהי, הוא זה שמתחמם באותו רגע, ולכן , אם יש pipeline יותר ארוך, ז"א עם יותר שלבים, אז כל שלב מתבצע לעיתים רחוקות יותר, ולכן החלק במעבד שמבצע את אותו שלב מתחמם פחות, ולכן כל המעבד מתחמם פחות...

נשמע לכם הגיוני?? (כרגע חשבתי על כל זה...)

אם אתה מחלק את תהליך העיבוד ליותר שלבים כל שלב צריך לבצע בפחות עבודה ולכן בוא יכול לעבוד יותר מהר - כלומר להתבצע יותר פעמים בשניה - כל שלב בפיפלין של הפנטיום 4 2Ghz נניח מתבצע 2 מיליארד פעמים בשניה.

הייתי די קרוב, לא? ;D

הגיוני, אני מניח :asthanos:

הייתי די קרוב, לא? ;D

כל השלבים בפיפלין מתבצעים ביחד (2 מיליארד פעמים בשניה למעבד 2Ghz נניח). ולא אחד אחרי השני.

בכל שלב בפיפלין יש פעולות בשלבים שונים של ביצוע.

ה ATHLON XP מבחינת מבנה פנימי הוא כמעט שני מעבדי PIII דבוקים, הוא פועל בדיוק כמו PIII אבל יש לו יותר צינורות עיבוד.

הסיבה ש PIII מהיר יותר מ P4 היא של P4 יש L1 עלוב של 16K ל DTAT (זה כמו ב 486, לכל המעבדים של אינטל אחרי ה 486 היה 32K - חוץ מהדבר המסורס שהם קוראים לו P4).

ה L1 הקטן גורם לצינור העיבוד הארוך של ה P4 להיות מגבלה משום שברגע שחסר נתון או פקודה התשלום במחזורי שעון יקר כי יש יותר סיכויי שיהיה צורך לפנות לזיכרון ולא ל L1 המהיר.

L1 גדול יותר יכול היה לפצות על צינור עיבוד ארוך.

עוד בעיה של ה P4 היא שאין לו אפשרות "להעסיק" את כל צינורות העיבוד שלו בו זמנית (בניגוד למבנה של ה K7).

כל החורים בתכנון של ה P4 לא נובעים מטמטום של אינטל, פשוט הליבה של ה P4 ענקית מרוב הטכנולוגיה שלו ולא היה מקום להכניס את התוספות הנחוצות בגלל ששטח סיליקון יקר מאוד.

בגרסאת ה PRESCOTT של ה P4 צפויי להיות שיפור ניכר בביצועים ביחס למהירות השעון (ז"א שפרסקוט ונורטווד באותה מהירות שעון יפגינו ביצועים מאוד שונים).

קראתי את מה שכתבתם ויש לי כמה שאלות:

פתחתי את wcpuid והוא כתב לי שיש לי 16k של L1 I-cache ו 16K L1 D-cache

(יש לי פנטיום 3) השאלה שלי היא , האם לא צריך להיות לי 32 L1 , או שאני פשוט צריך לחבר את שניהם ביחד?

מה ההבדל בין שני סוגי הקאש האלה?

כמה פייפלינים יש לK7 וכמה לP4 (ו3).

הרבה שאלות , אבל אני מקווה שתענו לי עליהם

תודה רבה

ל P4 יש 3 של INTEGER ו 1 של FPU

ל K7 יש 3 מכל אחד.

ה L1 DTATA מחזיק משתנים ושאר מידע שנחוץ לתוכנית, ה CODE מחזיק את הפקודות לביצוע

אשר יבצעו מניפולציות על רגיסטרים במעבד ועל ה DTATA.

תודה על התשובה.

יש לי עוד כמה שאלות.

מה ההבדל בין פייפלין של integer לבין פייפלין של FPU

ועוד שאלה שלא כל כך קשורה , יש לי פנטיום 2 , פירקתי אותו לחתיכות קטנות , נשאר לי את המעבד עצמו .

מצד אחד אני רואה את המיקום של הליבה , איפה ששמים את הגריז הטרמי בשביל שתיקרר ומאחורה יש לי הרבה פינים ובאמצע יש לי מעין זכוכית שחורה כזאת.

אם אני ישבור אותה (היא ממש קשה) אני ממש יוכל לראות את הפייפלין ואת הקאש?

ועוד משהו אחד , זו קפיצה אחרונית , אבל אפשר הסבר קצרצר בקשר לקאש? :-\ :-\

;)

תודה

INTEGER - מספרים שלמים (0,-5, 100075).

FPU - FLOATING POINT UNIT - שברים עשרוניים עם אקספוננט (0.1567, 13+e36)

ה FPU היא היחידה המסובכת יותר ושימושית יותר לפונקציות של חישובים פיסיקליים, ה INTEGER משמשת

במדיה.

CACHE הוא זיכרון זמני מהיר הרבה יותר מהזכרון הראשי.

הצורך לו נובע מכת שהזיכרון הראשי פועל במהירות נמוכה בהרבה מהמעבד עצמו ואם המעבד היה מחכה לזיכרון הזה לא היתה תועלת במעבדים מהירים כי הם לא היו עושים שום דבר רוב הזמן אלא רק מחכים עד שהזיכרון האיטי יספק להם כבר נתונים.

יש מנגנון חיזויי שמנסה כל הזמן לדאוג שהקאש יחזיק את הנתונים שהמעבד זקוק להם (וב 95% מהזמן זה באמת עובד).

הבעיה היא שה 5% הנותרים לוקחים יותר זמן מאשר כל 95% הנותרים שמבוצעים מהקאש.

העלאת אחוז הפגיעה ל 97% לדוגמא תתן בערך 30% שיפור בביצועים (תלויי בסוג הפעולה).

ככל שיש יותר קאש יש פחות פיספוסים, אבל זה צורך שטח סיליקון רב ולכן יקר לשים הרבה ממנו.

ובקשר למעבד שלך, זו לא זכוכית אלא סיליקון (לא שההבדל גדול במיוחד ברמה מולקולרית).

אתה לא תראה שום דבר שניתן לזיהויי כי זה קטן מדי (25 אלפיות מילימטר זה רוחב של חוט בתוך ה PII).

זאת ליבה של PII עם 7.5 מיליון טרנזיסטורים.

הקאש של ה PII נמצא מחוץ לליבה בשני הצ'יפים של NEC שלידו.

תודה

ומה ההבדל בין סוגי הקאשים?

יש L1 וL2 , האם יש הבדל?

האם למשל L2 יותר טוב?

ובקשר לשטח המעבד ולסיליקון , לא הבנתי למה שטח סיליקון עולה כל כך הרבה ?

אין יותר ופחות טוב, ה L1 מחובר ישירות לליבה, ה L2 מחובר ל L1, הזיכרון מחובר ל L2.

L= LEVEL

ה L1 קטן ומהיר מה L2, ה L2 קטן ומהיר מהזיכרון, עקרונית אפשר להפעיל כמה רמות שרוצים (יש מעבדים לשרתים עם L3).

שטח סיליקון יקר כי:

1.משטח הסיליקון עליו מייצרים את המעבדים עולה בערך 3000$ למעגל (WAFER) של 12" (300ממ) שזה בערך 70,000 ממ מרובע.

ככל ששטח המעבד גדול כך יכנסו פחות מעבדים לתוך המשטח וכל אחד יעלה יותר (3000$ לחלק למספר המעבדים).

2.ככל ששטח המעבד גדל יש יותר אחוז של מעבדים פגומים בכל משטח. ז"א פחות מעבדים משמע מתוך 70,000 ממ מרובע אחוז גדול יותר מבוזבז מה שמעלה את המחיר של כל אחד מהמעבדים הנותרים.

3.מפעל לייצור שבבים עולה המון (מיליארדי דולארים).

מפעל מסוגל לייצר מספר מוגבל של משטחים כאילו בשנה, לכן עלות המפעל מחולקת על סה"כ המשטחים שהוא ייצר.

כל משטח כזה מכיל מספר מסויים של מעבדים והעלות הזו מחולקת ביניהם - מכאן שיותר מעבדים מוריד את העלות של כל מעבד בודד.

*זה נכון לכל צ'יפ אלקטרוני ולא דווקא מעבדים (זכרונות, מעבדים גראפיים, צ'יפסטים...).