DDR3 – סקירת הטכנולוגיה
העשור האחרון מסמל יציבות בתחום הזיכרונות, שכן מאז ימי ה-SDRAM הראשונים הבסיס הטכנולוגי נשאר כשהיה והשיפורים מסביב הם ברובם קוסמטיים. דלת היציאה הבודדת נזנחה מהר יחסית כאשר טכנולוגיית ה-RDRAM שאומצה ע"י אינטל מתחילת דרכה הוכחה כלא כדאית.
כפי שכבר ציינו בחלק הקודם, עקרון הפעולה הבסיסי של הזיכרונות נשאר זהה גם היום, מספר עשורים לאחר המצאתו. הקבלים מסודרים במערך דו-מימדי, וכל קבל בשילוב עם טרנזיסטור בודד מסוגל להכיל ביט יחיד. טעינת הקבל לערך הגבוה מ-50% תסמל את הערך 1, בעוד שכל מצב אחר יניב את הערך 0. במציאות לכל קבל קיימת זליגת מטען, הגורמת לו לאבד את ערכו בסופו של דבר – זו הסיבה שהתחילית \'D\' נוספה לראשי התיבות (DRAM) ופירושה – Dynamic. דהיינו, הזיכרון הינו דינאמי וללא עדכונים קבועים מצד בקר הזיכרון, המידע ייעלם. סוג נפוץ אחר של זיכרון RAM, ראשי תיבות של Random Access Memory (שמשמעותן האפשרות לגשת לכל תא זיכרון באופן עצמאי ללא תלות במיקום התא), הוא זיכרון SRAM שאינו סובל מבעיית זליגת המידע אך נחשב ליקר לייצור. סוג זיכרון זה הינו נפוץ בעיקר במעבדים (L2 Cache למשל).
כל טכנולוגיות ה-DDR הן למעשה שדרוגים שנעשו לפיתוח ה-SDRAM הבסיסי. פיתוח זה מאפשר לזיכרון ה-DRAM להיות מסונכרן עם אפיק המערכת והמעבד. מאפיין עיקרי נוסף הוא היכולת לקרוא ברצף את תאי הזיכרון העוקבים (Bursting). ההיגיון מאחורי תכונה זו הוא שלרוב המידע שאותו ידרוש המעבד מתוך הזיכרון יופיע ברצף.
במקביל להשקת טכנולוגיית ה-DDR פרסמה JEDEC את מאפייני התקן. בחרנו לפרסם את עיקרי הנתונים הרלוונטיים עבורנו (את פירוט התקן המלא, באורך כ-170 עמודים, ניתן למצוא באתר הארגון ):
להזכירכם, טכנולוגיית ה-DDR בבסיסה מאפשרת שליפת מידע כפול בכל מחזור שעון, כלומר שני ביטים (אחד בעלייה ואחד בירידה) במקום ביט אחד. כאשר זו התיישנה ולא עמדה בקנה אחד עם התפתחות שאר רכיבי החומרה, נאלצו המהנדסים לחשוב על פתרון אחר, שעקרונו היה שליפת מידע כפול מתאי הזיכרון. כלומר, במקום לשלוף שני ביטים בסה"כ בכל מחזור שעון, ניתן היה למשוך ארבעה – פיתוח זה זכה כמובן לשם DDR2.
כתוצאה מכך תדר האפיק אומנם הוכפל, אך תדר תאי הזיכרון לא השתנה. מה המשמעות שמאחורי הפיתוח הזה אתם תוהים? ובכן התשובה לכך פשוטה – הגבלת נפח התעבורה נעוצה בעיקר בתאי הזיכרון שתופסים את רוב המקום הפיזי בשבב. בצורה זו ניתן היה להתגבר על מכשול זה מבלי להעלות (ואף להוריד במעט) את תדר תאי הזיכרון.
מהתמונות לעיל ניתן להסיק שנפח התעבורה ב-DDR2 הוא כפול בהשוואה ל-DDR כאשר תדר תאי הזיכרון זהה. עובדה זו, בשילוב עם מזעור תהליך הייצור המתבקש הובילה לטכנולוגיה יעילה בהרבה שאפשרה נפחי תעבורה גדולים ובמקביל הורדת המתחים.
הצלחת הטכנולוגיה הובילה את המהנדסים לבצע \'תרגיל\' דומה גם עם DDR 3, שלמעשה משתמשת באותו העיקרון בדיוק. מעתה ניתן למשוך שמונה ביטים (במקום ארבעה) בכל מחזור שעון – ארבעה בעליה וארבעה בירידה. לשם כך נקבע אפיק הקלט-פלט בתדר הגבוה פי ארבעה מתדר תאי הזיכרון. במילים אחרות, גם הפעם הצליחו לפתח טכנולוגיה המאפשרת נפח תעבורה כפול בהשוואה לקודמתה, מבלי להעלות את תדר הליבה עצמה (דבר שהיה גורר פליטת חום מוגברת ותוספת מתח).
התמונה באדיבות האתר xtreview
תהליך הייצור של השבבים החדשים עומד על 90nm ומאפשר פעילות תקינה במתחים נמוכים (1.5v בהשוואה ל-1.8v), כאשר הצפי הוא צריכת הספק הנמוכה בכ-30% ממודלי DDR2 מקבילים. על מנת למנוע הפרעות בלתי רצויות באותות העוברים בתוך מודולי הזיכרונות, שונתה הטופולוגיה מתצורת העץ שהעבירה מידע לכל שבבי הזיכרון בו זמנית, לתצורה המעבירה מידע לפי תור. בסוף השורה העמידו \'נקודת חיסול\' הנקראת Termination שתפקידה לבלוע את שאריות האות ובכך למנוע הפרעות מיותרות.
פיתוח זה, אשר זכה לשם "Fly By Topology", משתמש בעקרון דומה לזה שהוצג במודולי ה-DDR2 בזמנו ונקרא ODT (ר"ת On Die Termination). ה-ODT מחסל את שאריות האות בכל שבב שאינו פעיל באותו הרגע, ובכך משתלב יפה עם הטופולוגיה החדשה.
בדומה לימיהם הראשונים של מודולי ה-DDR2 המוקדמים, גם הפעם חלוצי הטכנולוגיה הם דגמים בעלי תדרי עבודה הדומים לקודמיהם, אך עם תזמונים גבוהים משמעותית. שינוי הטופולוגיה לשיטת תור, בשילוב עם שאר השינויים שהצגנו, יוצרים עיכובים נוספים בהעברת המידע. בעוד שאין ספק שהטכנולוגיה נמצאת בראשית דרכה, אנו מעוניינים לבדוק אם כבר היום מדובר בשדרוג כדאי או בפרי בוסר שעדיין לא הבשיל דיו.
