רוצים לראות יותר מ-HWzone בתוצאות של Google?הוסיפו אותנו כמקור מועדף ב-Google
חברת AMD מסתמכת במידה הולכת וגוברת על IBM במסגרת מאבקה מול אינטל על ההובלה בתהליכי היצור של הדור הבא של המעבדים. החברה בודקת שבב שיוצר בטכנולוגית יצור עתידית על ידי AMD-IBM ב-45 ננו-מטר.
בשבוע שעבר הודיעה AMD כי ביחד עם IBM יצרה בהצלחה שבב 45 ננו-מטר פועל, תוך שימוש בטכנולוגיית יצור חדישה (ליטוגרפיה) בשם EUV (ר"ת Extreme Ultra Violet), המשמשת ליצירת השכבה הראשונה של חיבורי המתכת על כל שטח השבב. בשיטת הייצור הזאת כבר השתמשו בפרויקטים קודמים, אך רק לחלקים מאוד קטנים בשבב. למרות שיחלוף עוד זמן רב עד שהתהליך יבשיל לשימוש ביצור תעשייתי, זהו צעד חשוב המוכיח את אפשרות השילוב של הטכנולוגיה ביצור שבבים.
בשבוע שעבר הודיעה AMD כי ביחד עם IBM יצרה בהצלחה שבב 45 ננו-מטר פועל, תוך שימוש בטכנולוגיית יצור חדישה (ליטוגרפיה) בשם EUV (ר"ת Extreme Ultra Violet), המשמשת ליצירת השכבה הראשונה של חיבורי המתכת על כל שטח השבב. בשיטת הייצור הזאת כבר השתמשו בפרויקטים קודמים, אך רק לחלקים מאוד קטנים בשבב. למרות שיחלוף עוד זמן רב עד שהתהליך יבשיל לשימוש ביצור תעשייתי, זהו צעד חשוב המוכיח את אפשרות השילוב של הטכנולוגיה ביצור שבבים.
על פי ההודעה שפורסמה על ידי AMD, השבב החל את מסעו במפעלה בדרזדן (Fab 36), שם החלו ביצורו תוך שימוש בליטוגרפיה של 193 ננו-מטר. משטחי הסיליקון הועברו למעבדות IBM באלבני, שם עיצבה IBM את השכבה הראשונה של מוליכים מתכתיים המיועדים לחיבור הטרנזיסטורים על פני כל שטח השבב (22×33 מ"מ) תוך שימוש בליטוגרפית EUV. לאחר מכן, עבר השבב תהליכים אחרים לייצור הטרנזיסטורים ושכבות נוספות. השבב עבר בדיקות חשמליות במעבדות AMD, והפגין ביצועים דומים לאלה של שבב דומה שיוצר בטכנולוגיות סטנדרטיות.
רקע טכני
ליטוגרפיה היא הדרך בה מעבירים תכנון מורכב של שבב, כדוגמת מעבד, המכיל מאות מיליוני טרנזיסטורים אל משטח סיליקון (wafer). ככל שהמעבדים הופכים למורכבים יותר ובעלי תכונות רבות יותר כך נדרשים יותר טרנזיסטורים למימושם. יצור טרנזיסטורים קטנים יותר מאפשר לדחוס יותר טרנזיסטורים על שטח נתון.
ליטוגרפיה היא הדרך בה מעבירים תכנון מורכב של שבב, כדוגמת מעבד, המכיל מאות מיליוני טרנזיסטורים אל משטח סיליקון (wafer). ככל שהמעבדים הופכים למורכבים יותר ובעלי תכונות רבות יותר כך נדרשים יותר טרנזיסטורים למימושם. יצור טרנזיסטורים קטנים יותר מאפשר לדחוס יותר טרנזיסטורים על שטח נתון.
גודל הטרנזיסטורים וקווי המתכת המחברים ביניהם קשורים באופן ישיר לאורך הגל של האור המשמש להקרנת תכנון המעגל על גבי פרוסת הסיליקון. ליטוגרפית EUV משתמשת באורך גל של 13.5 ננו-מטר, הקצר משמעותית מהליטוגרפיות הנוכחיות שמשתמשות באורך גל של 193 ננו-מטר. אורך הגל הקצר יאפשר את המשך המגמה של מזעור הרכיבים על גבי השבבים.
ליטוגרפית ה-EUV מיועדת לשימוש עבור השבבים ב-22 ננו-מטר, שיגיעו בעוד שלוש עד חמש שנים מהיום. לפני מספר שנים גם אינטל ניסתה לייצר שבבים בטכנולוגיה זאת וייעדה אותה עבור שבבי ה-45 ננו-מטר שלה, המיוצרים כיום, אולם נטשה אותה עקב קשיים שלא הצליחה להתגבר עליהם.
שיתוף פעולה יקר
הפיתוח הנוכחי מגיע בעקבות סדרת פיתוחים משותפים במהלך השנים האחרונות אשר מדגיש את התלות של AMD בפיתוחים הטכנולוגיים של IBM. שיתוף הפעולה החל בשנת 2002 כאשר AMD התקשתה בישום טכנולוגיית ה-SOI (ר"ת Silicon on Insulator), ומאז חידשו את חוזי שיתוף הפעולה עוד מספר פעמים. כיום משתפות החברות פעולה בטכנולוגיית High-K/metal gate עבור הליטוגרפיה הבאה של 32 ננו-מטר, טכנולוגיה אשר אינטל כבר משתמשת בה לייצור שבבי ה-45 ננו-מטר שלה.
הפיתוח הנוכחי מגיע בעקבות סדרת פיתוחים משותפים במהלך השנים האחרונות אשר מדגיש את התלות של AMD בפיתוחים הטכנולוגיים של IBM. שיתוף הפעולה החל בשנת 2002 כאשר AMD התקשתה בישום טכנולוגיית ה-SOI (ר"ת Silicon on Insulator), ומאז חידשו את חוזי שיתוף הפעולה עוד מספר פעמים. כיום משתפות החברות פעולה בטכנולוגיית High-K/metal gate עבור הליטוגרפיה הבאה של 32 ננו-מטר, טכנולוגיה אשר אינטל כבר משתמשת בה לייצור שבבי ה-45 ננו-מטר שלה.
רכישת יכולת הייצור בטכנולוגיות מתקדמות אינה זולה. על פי הדוחות הפיננסיים של AMD לשנת 2007, שיתוף הפעולה עם IBM יאלץ את AMD לשלם כ-400 מיליון דולר עבור פרויקטים משותפים בשנים 2008 עד 2011, אם כי למרות הסכומים הנכבדים, העסקה עדיין משתלמת עבור AMD. סיום ההתקשרות עם IBM יכול להעלות באופן משמעותי את עלות המחקר והפיתוח וליצור עיכובים ומכשולים בפיתוח טכנולוגיות יצור חדשות, כך על פי AMD.
מהנדסי AMD עם לוחות Wafer |
לשרוד במירוץ
כיום, האתגר שעומד בפני AMD הוא לנסות לעמוד בפני תקציב המחקר והפיתוח של אינטל שעומד על כשישה מיליארד דולרים לשנה, בעוד תקציבה של AMD הוא כשישית בלבד. בתחום הייצור המצב גרוע אף יותר – עבור דור שבבי ה-45 ננו-מטר, אינטל מתכוונת להעמיד ארבעה מפעלים המייצרים מעבדים בליטוגרפיה זו, בעוד ש-AMD אפילו לא התחילה לייצר באופן מסחרי מעבדים ב-45 ננו-מטר. לכן, AMD זקוקה לתמיכה מצד ענקית יצור בדמות IBM כדי להישאר במרוץ.
כיום, האתגר שעומד בפני AMD הוא לנסות לעמוד בפני תקציב המחקר והפיתוח של אינטל שעומד על כשישה מיליארד דולרים לשנה, בעוד תקציבה של AMD הוא כשישית בלבד. בתחום הייצור המצב גרוע אף יותר – עבור דור שבבי ה-45 ננו-מטר, אינטל מתכוונת להעמיד ארבעה מפעלים המייצרים מעבדים בליטוגרפיה זו, בעוד ש-AMD אפילו לא התחילה לייצר באופן מסחרי מעבדים ב-45 ננו-מטר. לכן, AMD זקוקה לתמיכה מצד ענקית יצור בדמות IBM כדי להישאר במרוץ.
AMD חייבת לקצץ בעלויות כדי לשרוד, לשם כך משתפת החברה פעולה גם עם חברה המתמחה ביצור Chartered Semiconductors, כאשר היא אינה החברה הראשונה אשר מוציאה החוצה את הפיתוח והיצור, אך צפוי כי היא תגביר מגמה זאת כל עוד לא תראה התאוששות מבחינה פיננסית. בנוסף, IBM מהווה חוליה קריטית באסטרטגיה של AMD בניהול המחקר הפיתוח והיצור שלה.
הקשיים בפיתוח שיטות יצור חדישות לא פוסחים גם על אינטל, אשר עיכבה לאחרונה רכישת ציוד לליטוגרפיית EUV מחברת ניקון, כך על פי דיווח מ-EE Times, כאשר על רקע זה נראית ההכרזה של AMD כמבטיחה. ההכרזה על היכולת לייצר שבב מלא בעזרת כלי EUV היא בעלת משמעות עבור AMD והיכולת לייצר שבבים ב-22 ננו-מטר.
השלב הבא בהוכחת היכולת של ליטוגרפית ה-EUV הוא לייצר שבב שלם באמצעות הליטוגרפיה, ולא רק שכבת מוליכים. לאינטל יש רעיונות אחרים איך להגיע ל-32 ננו-מטר והלאה באמצעות ליטוגרפיה יותר שגרתית ושימוש בטריקים שונים בתכנון. אינטל כנראה תעבור לייצר בטכנולוגיה בשם Immersion lithography עבור מעבדים שייוצרו ב-32 ננו-מטר.
