לצד דיווחים על כך שכרטיסי ה-Vega 20 של AMD יתמכו בממשק החיבור של הדור הבא – אנו מקבלים אישור רשמי לכך ש-NVIDIA כבר תומכת בו במסגרת ערכת הפיתוח החדשנית שלה
תקן ה-PCI-Express הפך כבר לפני שנים לבחירה האחת והיחידה שקיימת כאשר מבקשים לחבר יחידת עיבוד נלווית ליחידת העיבוד המרכזית במערכת, כאשר הדבר נכון גם עבור יישומים ביתיים וגם עבור עולמות אחרים ומשוכללים יותר. כיום אנו מתבססים על הדור השלישי של התקן, כידוע, עם יכולת לספק רוחב פס של כמעט ג׳יגה-בייט בשנייה בעורק בודד ועד 16 ג׳יגה-בייט בשנייה בתצורה המירבית של 16 עורקים – ונראה כי הגיעה העת והבשלות הטכנולוגית הנדרשת לשינוי.
תקן ה-PCI-Express 4.0 ואפילו תקן ה-PCI-Express 5.0 כבר נמצאים בשלבי תקנון במשך זמן-מה, עם הבטחה להכפלת רוחב הפס הזמין בכל אחד מהם והמתנה ליישומים מעשיים שינצלו יכולות אלו – ועכשיו נראה כי יש לנו ניצנים ראשונים של אימוץ, הן מצידה של AMD והן מצידה של המתחרה NVIDIA.
דרייבר עבור מערכות לינוקס מבית AMD התחיל את הסיפור כשהכיל קטע קוד זעיר שעשוי להוכיח כי הליבה הגראפית העתידית של החברה, ה-Vega 20 שמבוססת על תהליך ייצור ב-7 ננומטר, תכלול תמיכה ב-PCI-Express 4.0 – מה שכנראה גם מבטיח לנו כי ליבות ה-Navi העתידיות (שכבר יהיו מיועדות לכלל השווקים וקטגוריות המוצרים) יהנו אף הן מהתמיכה המתבקשת בתקן.
כעת, הסבר מתועד של NVIDIA אודות ערכת הפיתוח החדשה שלה Jetson Xavier, שמכילה את שבב העידן החדש של משפחת Tegra עם 8 ליבות ARM מפיתוח עצמי וליבה גראפית מדור ה-Volta, מאשר אף הוא תמיכה ושימוש בתקן ה-PCI-Express הרביעי. ערכת הפיתוח אינה מנצלת את רוחב הפס המירבי הפוטנציאלי אמנם, ואפילו לא קרוב לכך, אך עצם התמיכה עשויה להצביע על כך שכל מוצרי Volta כוללים את הבסיס הנדרש לכך, ואולי גם "נגזרות" של הארכיטקטורה המתקדמת הזו כדוגמת שמות הקוד Turing ו-Ampere עליהן שמענו בהקשרי השוק הביתי והמקצועי.
נכון להיום חיבורי ה-PCI-Express אינם נחשבים לצוואר הבקבוק במערכות ומוצרים, כאשר רוב הכרטיסים הגראפיים בשוק אף מסוגלים לספק ביצועים זהים הן בממשק מלא של 16 עורקים והן בממשק מופחת עם 8 עורקים זמינים בלבד – אך עם זאת קשה שלא לשמוח ולברך על הצעד הבא בתחום: שיוכל להבטיח כי לא ניתקל בצוואר בקבוק שכזה גם בשנים הקרובות, יוכל לאפשר למוצרים שונים לפעול באופן חסכוני יותר עם פחות עורקים (ואולי אפילו בתצורות פיזיות קטנות יותר), יוכל לאפשר הכפלה תיאורטית של מהירויות כונני NVMe ובסופו של דבר גם להבטיח כי לכל הצרכנים יהיה רוחב פס מספק לכל השימושים שעשויים לעניין אותם.
